【技术实现步骤摘要】
本申请涉及时序分析，尤其涉及一种动态时序的检查方法及装置、存储介质和电子设备。
技术介绍
1、动态时序分析（dynamic timing analysis, dta）是通过给设计灌入仿真激励并设置一段仿真时间，继而仿真结果进行时序和功能分析。仿真电路是晶体管级spice格式或者是门级verilog等格式的网表，需要在不同的工作条件、不同的电压和温度下被充分地验证，dta动态时序分析是一种非常重要的芯片验证方法。晶体管级的时序检查方法常见的有：写入测量（measure）功能的 veriloga检查方法、spice仿真器自带的电路检查（circuitcheck）方法等。
技术实现思路
1、本申请要解决的技术问题是：现有动态时序检查结果的准确性和完备性较低。
2、为解决上述技术问题，本申请提供了一种动态时序的检查方法，包括：建立时序元件列表以及对应每个时序元件的时序检查清单，所述时序元件列表包括：时序元件名称，所述时序检查清单包括：时序元件在动态时序检查中所需检查的项目；获取待检查电路的电路原理图或电路网表；基于所述时序元件列表，从所述电路原理图或电路网表中自动抓取时序元件；根据所述时序检查清单以及抓取的时序元件，自动获取与所述待检查电路对应的电路检查清单，其中，所述电路检查清单包括：所述抓取的时序元件的名称、所述抓取的时序元件在所述电路原理图或电路网表中的层级，以及所述抓取的时序元件在动态时序检查中所需检查的项目；将所述电路检查清单带入动态时序分析的仿真器完成验证。
...【技术保护点】
1.一种动态时序的检查方法，其特征在于，包括：
2.根据权利要求1所述的动态时序的检查方法，其特征在于，所述建立时序元件列表包括：基于工艺元件库建立时序元件列表。
3.根据权利要求2所述的动态时序的检查方法，其特征在于，所述工艺元件库包括：Foundry发布的标准设计包文件。
4.根据权利要求1所述的动态时序的检查方法，其特征在于，所述电路检查清单支持产生不同仿真器的检查语法。
5.根据权利要求1所述的动态时序的检查方法，其特征在于，所述动态时序分析的仿真器包括：高速电路设计中的晶体管级仿真器。
6.根据权利要求5所述的动态时序的检查方法，其特征在于，所述晶体管级仿真器包括：晶体管级的带时序检查的spice仿真器。
7.一种动态时序的检查装置，其特征在于，包括：
8.根据权利要求7所述的动态时序的检查装置，其特征在于，所述建立时序元件列表包括：基于工艺元件库建立时序元件列表。
9.根据权利要求8所述的动态时序的检查装置，其特征在于，所述工艺元件库包括：Foundry发布的标准设计包文件
10.根据权利要求7所述的动态时序的检查装置，其特征在于，所述电路检查清单支持产生不同仿真器的检查语法。
11.根据权利要求7所述的动态时序的检查装置，其特征在于，所述动态时序分析的仿真器包括：高速电路设计中的晶体管级仿真器。
12.根据权利要求11所述的动态时序的检查装置，其特征在于，所述晶体管级仿真器包括：晶体管级的带时序检查的spice仿真器。
13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行，以实现权利要求1至6任一项所述方法的步骤。
14.一种电子设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至6任一项所述方法的步骤。
...【技术特征摘要】
1.一种动态时序的检查方法，其特征在于，包括：
2.根据权利要求1所述的动态时序的检查方法，其特征在于，所述建立时序元件列表包括：基于工艺元件库建立时序元件列表。
3.根据权利要求2所述的动态时序的检查方法，其特征在于，所述工艺元件库包括：foundry发布的标准设计包文件。
4.根据权利要求1所述的动态时序的检查方法，其特征在于，所述电路检查清单支持产生不同仿真器的检查语法。
5.根据权利要求1所述的动态时序的检查方法，其特征在于，所述动态时序分析的仿真器包括：高速电路设计中的晶体管级仿真器。
6.根据权利要求5所述的动态时序的检查方法，其特征在于，所述晶体管级仿真器包括：晶体管级的带时序检查的spice仿真器。
7.一种动态时序的检查装置，其特征在于，包括：
8.根据权利要求7所述的动态时序的检查装置，其特征在于，所述建立时序元件列表包括：基于工艺元件库建立时序元...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。