【技术实现步骤摘要】
本申请涉及但不限于半导体器件领域，尤指一种半导体器件及其制造方法、电子设备。
技术介绍
1、在垂直沟道晶体管制作工艺中，需要通过刻蚀第一隔离层(例如，sin形成的隔离层)来定义源极的长度，再通过填充第二隔离层(例如，sin形成的隔离层)将源极和栅极隔离。但由于刻蚀第一隔离层形成的空隙的深宽比很大(约为5:1至8:1)，并且刻蚀第一隔离层形成的隔离柱是上宽下窄的形状，不利于后续在空隙中填充第二隔离层，容易在空隙内部填满介电质材料之前先封闭空隙上部的开口，从而在空隙内部留有未被填充的空白空间，而且导致第二隔离层的致密性较差。在后续定义栅极的工艺中，需要将第二隔离层附近的绝缘层(例如，氧化硅形成的绝缘层)刻蚀掉以形成容纳栅极的空间，但由于第二隔离层的致密性较差，在刻蚀绝缘层的过程中，容易将第二隔离层破坏掉，导致栅极与源极漏电，影响器件的电学性能。
技术实现思路
1、以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
2、本申请实施例提供了一种半导体器件，所述半导体器件包括：
3、多个晶体管，在衬底上沿行方向和列方向间隔排列形成阵列，所述行方向和所述列方向均平行于所述衬底并且相交叉；所述晶体管包括半导体层和栅极，所述半导体层沿着垂直于所述衬底的方向延伸为条状结构，所述条状结构具有侧壁，所述栅极设置在所述半导体层的侧壁上；
4、第一隔离层，设置在相邻两行所述晶体管之间，所述第一隔离层包括靠近所述衬底的第一端和远离所述衬底的第二端，所述
5、在本申请的实施例中，所述第一隔离层的第二端可以包括靠近所述衬底的第一子部和远离所述衬底的第二子部，所述第二子部在所述衬底上的正投影面积小于所述第一子部在所述衬底上的正投影面积。
6、在本申请的实施例中，所述半导体层沿着远离所述衬底的方向可以依次包括第一电极区、沟道区和第二电极区；所述第一隔离层的第一端与所述第一电极区和所述沟道区对应，所述第一隔离层的第二端与所述第二电极区对应。
7、在本申请的实施例中，所述栅极与所述半导体层的高度差可以为h，所述半导体层与所述第一隔离层的第二端在平行于所述衬底方向上的距离可以为d，2:1≤h/d≤3:1。
8、在本申请的实施例中，所述第一隔离层的高度可以比所述半导体层的高度低10nm至20nm。
9、在本申请的实施例中，所述半导体器件还可以包括第一绝缘层，所述第一绝缘层设置在所述第一隔离层的第一端的下部与所述半导体层的侧壁之间，或者，所述第一绝缘层环绕所述第一隔离层的第一端的下部，将所述第一隔离层的第一端与所述半导体层和所述衬底隔离开；
10、其中，在相同的刻蚀条件下，所述第一绝缘层的刻蚀速率大于所述第一隔离层的刻蚀速率。
11、在本申请的实施例中，所述半导体器件还可以包括第二绝缘层，所述第二绝缘层设置在相邻两列晶体管之间；
12、其中，在相同的刻蚀条件下，所述第二绝缘层的刻蚀速率大于所述第一隔离层的刻蚀速率。
13、在本申请的实施例中，所述半导体器件还可以包括第二隔离层，所述第二隔离层设置在所述半导体层上部的侧壁上并且覆盖所述第一隔离层的第二端。
14、本申请实施例还提供一种电子设备，所述电子设备包括如上本申请实施例提供的所述半导体器件。
15、本申请实施例还提供一种半导体器件的制造方法，所述制造方法包括：
16、提供衬底；
17、在所述衬底上形成多个沿着垂直于所述衬底的方向延伸的半导体层，多个所述半导体层在所述衬底上沿行方向和列方向间隔排列形成阵列，所述行方向和所述列方向均平行于所述衬底并且相交叉；相邻两列所述半导体层之间通过第一沟槽间隔开，相邻两行所述半导体层之间通过第二沟槽间隔开；
18、在所述第二沟槽的内壁上沉积第一绝缘层，并且在所述第二沟槽的剩余空间中填充第一隔离层；
19、依次对所述第一绝缘层以及所述第一隔离层进行第一刻蚀和第二刻蚀，保留所述第二沟槽下部的第一绝缘层和第一隔离层，保留下的所述第一隔离层具有靠近所述衬底的第一端和远离所述衬底的第二端，所述第一隔离层的第二端伸出所述第一绝缘层之外；
20、去除保留的所述第一绝缘层的上部部分，在腾出的空间中沉积栅极绝缘层和栅极；
21、其中，在所述第一刻蚀中，所述第一绝缘层与所述第一隔离层的刻蚀选择比为s1；在所述第二刻蚀中，所述第一绝缘层与所述第一隔离层的刻蚀选择比为s2；s2＞s1＞1。
22、在本申请的实施例中，所述第二刻蚀可以包括一个刻蚀阶段，并且在所述一个刻蚀阶段中，s2保持不变。
23、在本申请的实施例中，所述第二刻蚀可以包括多个刻蚀阶段，并且随着刻蚀时间的增加，s2逐步增大。
24、在本申请的实施例中，在所述第一刻蚀中，所述第一绝缘层与所述第一隔离层的刻蚀选择比s1的取值范围可以为：1.5:1≤s1≤5:1；
25、在所述第二刻蚀中，所述第一绝缘层与所述第一隔离层的刻蚀选择比s2的取值范围可以为：10:1≤s2≤300:1。
26、在本申请的实施例中，所述第二刻蚀结束后，所述第一隔离层的第二端与所述半导体层之间形成空隙，所述空隙的深度可以为h，宽度可以为d，2:1≤h/d≤3:1。
27、在本申请的实施例中，所述半导体层沿着远离所述衬底的方向可以依次包括第一电极区、沟道区和第二电极区；
28、所述依次对所述第一绝缘层以及所述第一隔离层进行第一刻蚀和第二刻蚀，保留所述第二沟槽下部的第一绝缘层和第一隔离层，可以包括：通过所述第一刻蚀和所述第二刻蚀去除与所述第二电极区对应的所述第一绝缘层和与所述第二电极区上部对应的所述第一隔离层，保留位于所述第二沟槽内壁的与所述第一电极区和所述沟道区对应区域的所述第一绝缘层，以及使保留的所述第一隔离层包括第一端和第二端，所述第一端被所述第一绝缘层环绕，所述第二端伸出所述第一绝缘层之外，所述第二端包括靠近所述衬底的第一子部和远离所述衬底的第二子部，所述第二子部在所述衬底上的正投影面积小于所述第一子部在所述衬底上的正投影面积。
29、在本申请的实施例中，所述去除保留的所述第一绝缘层的上部部分，在腾出的空间中沉积栅极绝缘层和栅极，可以包括：
30、去除所述第二沟槽中与所述沟道区对应区域的所述第一绝缘层以形成栅极槽，在位于所述栅极槽中的所述半导体层的侧壁上依次沉积栅极绝缘层和栅极。
31、在本申请的实施例中，在形成所述第一沟槽之后，形成所述第二沟槽之前，所述制造方法还可以包括：在所述第一沟槽中沉积第二绝缘层。
32、在本申请的实施例中，所述依次对所述第一绝缘层以及所述第一隔离层进行第一刻蚀和第二刻蚀，可以包括：依次对所述第一绝缘层、所述第二绝缘层和所述第一隔离层进行第一刻蚀和第二刻蚀，并且在所述第一刻蚀和本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述第一隔离层的第二端包括靠近所述衬底的第一子部和远离所述衬底的第二子部，所述第二子部在所述衬底上的正投影面积小于所述第一子部在所述衬底上的正投影面积。
3.根据权利要求2所述的半导体器件，其特征在于，所述半导体层沿着远离所述衬底的方向依次包括第一电极区、沟道区和第二电极区；所述第一隔离层的第一端与所述第一电极区和所述沟道区对应，所述第一隔离层的第二端与所述第二电极区对应。
4.根据权利要求2所述的半导体器件，其特征在于，所述栅极与所述半导体层的高度差为h，所述半导体层与所述第一隔离层的第二端在平行于所述衬底方向上的距离为d，2:1≤h/d≤3:1。
5.根据权利要求2所述的半导体器件，其特征在于，所述第一隔离层的高度比所述半导体层的高度低10nm至20nm。
6.根据权利要求2所述的半导体器件，其特征在于，还包括第一绝缘层，所述第一绝缘层设置在所述第一隔离层的第一端的下部与所述半导体层的侧壁之间，或者，所述第一绝缘层环绕所述第一隔离
7.根据权利要求6所述的半导体器件，其特征在于，还包括第二绝缘层，所述第二绝缘层设置在相邻两列晶体管之间；
8.根据权利要求1至7中任一项所述的半导体器件，其特征在于，还包括第二隔离层，所述第二隔离层设置在所述半导体层上部的侧壁上并且覆盖所述第一隔离层的第二端。
9.一种电子设备，其特征在于，包括根据权利要求1至8中任一项所述的半导体器件。
10.一种半导体器件的制造方法，其特征在于，包括：
11.根据权利要求10所述的制造方法，其特征在于，所述第二刻蚀包括一个刻蚀阶段，并且在所述一个刻蚀阶段中，S2保持不变；或者，
12.根据权利要求10所述的制造方法，其特征在于，在所述第一刻蚀中，所述第一绝缘层与所述第一隔离层的刻蚀选择比S1的取值范围为：1.5:1≤S1≤5:1；
13.根据权利要求10所述的制造方法，其特征在于，所述第二刻蚀结束后，所述第一隔离层的第二端与所述半导体层之间形成空隙，所述空隙的深度为h，宽度为d，2:1≤h/d≤3:1。
14.根据权利要求10至13中任一项所述的制造方法，其特征在于，所述半导体层沿着远离所述衬底的方向依次包括第一电极区、沟道区和第二电极区；
15.根据权利要求14所述的制造方法，其特征在于，所述去除保留的所述第一绝缘层的上部部分，在腾出的空间中沉积栅极绝缘层和栅极，包括：
16.根据权利要求10至13中任一项所述的制造方法，其特征在于，在形成所述第一沟槽之后，形成所述第二沟槽之前，所述制造方法还包括：
17.根据权利要求16所述的制造方法，其特征在于，所述依次对所述第一绝缘层以及所述第一隔离层进行第一刻蚀和第二刻蚀，包括：
18.根据权利要求10至13中任一项所述的制造方法，其特征在于，在完成所述第二刻蚀后，在去除保留的所述第一绝缘层的上部部分之前，所述制造方法还包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述第一隔离层的第二端包括靠近所述衬底的第一子部和远离所述衬底的第二子部，所述第二子部在所述衬底上的正投影面积小于所述第一子部在所述衬底上的正投影面积。
3.根据权利要求2所述的半导体器件，其特征在于，所述半导体层沿着远离所述衬底的方向依次包括第一电极区、沟道区和第二电极区；所述第一隔离层的第一端与所述第一电极区和所述沟道区对应，所述第一隔离层的第二端与所述第二电极区对应。
4.根据权利要求2所述的半导体器件，其特征在于，所述栅极与所述半导体层的高度差为h，所述半导体层与所述第一隔离层的第二端在平行于所述衬底方向上的距离为d，2:1≤h/d≤3:1。
5.根据权利要求2所述的半导体器件，其特征在于，所述第一隔离层的高度比所述半导体层的高度低10nm至20nm。
6.根据权利要求2所述的半导体器件，其特征在于，还包括第一绝缘层，所述第一绝缘层设置在所述第一隔离层的第一端的下部与所述半导体层的侧壁之间，或者，所述第一绝缘层环绕所述第一隔离层的第一端的下部，将所述第一隔离层的第一端与所述半导体层和所述衬底隔离开；
7.根据权利要求6所述的半导体器件，其特征在于，还包括第二绝缘层，所述第二绝缘层设置在相邻两列晶体管之间；
8.根据权利要求1至7中任一项所述的半导体器件，其特征在于，还包括第二隔离层，所述第二隔离层设置在所述半导体层上部的侧壁上并且覆盖所述第一隔离层的第二端。
9....
【专利技术属性】
技术研发人员：刘健，关超阳，罗东，金娇，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。