【技术实现步骤摘要】
本申请涉及但不限于半导体，尤指一种存储器及其制造方法、电子设备。
技术介绍
1、动态随机存取存储器(dynamic random access memory，dram)是一种常见的系统内存，广泛应用在个人电脑、笔记本和消费电子产品中。dram将数据存储在具有电容器和阵列晶体管的存储单元中。垂直环栅场效应晶体管(vertical gate-all-around fieldeffect transistor,vgaafet)在3d集成和布线上有较大优势。
技术实现思路
1、以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
2、在一方面，本申请的示例性实施方式提供了一种存储器，包括：
3、衬底；
4、多个垂直沟道的晶体管，位于所述衬底上，并且在所述衬底上沿行方向和列方向呈阵列分布；每个所述晶体管包括一个半导体柱，所述半导体柱沿着垂直于所述衬底并远离所述衬底的方向延伸；相邻两列半导体柱之间通过沿所述列方向延伸的第一沟槽间隔开，相邻两行半导体柱之间通过沿所述行方向延伸的第二沟槽间隔开；沿着远离所述衬底的方向，所述半导体柱依次包括第二区域、沟道区域和第一区域；
5、多个重掺杂区域，每个重掺杂区域从所述第二区域朝向所述衬底的方向延伸，且所述重掺杂区域的等离子体掺杂浓度大于或等于1.0e19cm-3；
6、多条位线，沿着所述列方向延伸且在所述行方向间隔排列，所述位线的至少部分区域与所述重掺杂区域接触。
8、在示例性的实施方式中，存储器还包括多个凹槽，每个凹槽位于一个所述第二沟槽下方的衬底中并沿着所述列方向的两侧延伸至所述半导体柱的所述第二区域的下方，所述多个凹槽在所述列方向上相互连通，所述位线设置在相互连通的所述凹槽内。
9、在示例性的实施方式中，每个重掺杂区域远离衬底的一侧与所述第二区域接触；每个重掺杂区域靠近衬底的一侧与所述凹槽远离所述衬底的一侧接触。
10、在另一方面，本申请的示例性实施方式提供了一种存储器的制造方法，所述存储器包括至少一个垂直沟道的晶体管，所述晶体管包括半导体柱，所述制造方法包括：
11、提供衬底；
12、在所述衬底上形成半导体柱，所述半导体柱沿着垂直于所述衬底并远离所述衬底的方向延伸；相邻两列半导体柱之间通过沿列方向延伸的第一沟槽间隔开，相邻两行半导体柱之间通过沿行方向延伸的第二沟槽间隔开；沿着远离所述衬底的方向，所述半导体柱依次包括第二区域、沟道区域和第一区域；
13、形成多个重掺杂区域，每个重掺杂区域从所述第二区域朝向所述衬底的方向延伸，且所述重掺杂区域的等离子体掺杂浓度大于或等于1.0e19cm-3；
14、在一个所述第二沟槽下方的所述衬底中形成凹槽，并使所述凹槽沿着所述列方向的两侧延伸至所述半导体柱的所述第二区域的下方，所述多个凹槽在所述列方向上相互连通；
15、将位线材料填充在相互连通的凹槽内形成位线，所述位线的至少部分区域与所述重掺杂区域接触；以及
16、在所述半导体柱的侧壁上形成栅极。
17、在示例性的实施方式中，形成多个重掺杂区域包括：对所述第二沟槽进行第一次刻蚀使所述第二沟槽具有第一刻蚀深度，所述第一刻蚀深度与所述重掺杂区域远离衬底的一侧基本上平齐，所述重掺杂区域远离所述衬底的一侧与所述第二区域接触；
18、对具有所述第一刻蚀深度的所述第二沟槽下方的衬底进行等离子体注入和退火扩散，掺杂离子扩散到所述重掺杂区域内；以及
19、对所述第二沟槽进行第二次刻蚀使所述第二沟槽具有第二刻蚀深度，所述第二刻蚀深度与所述重掺杂区域靠近所述衬底的一侧基本上平齐，所述重掺杂区域靠近所述衬底的一侧与所述凹槽远离所述衬底的一侧接触。
20、在示例性的实施方式中，所述等离子体注入和退火扩散包括：
21、形成覆盖具有所述第一刻蚀深度的所述第二沟槽的侧壁和所述半导体柱的顶部的第一阻挡层，且暴露具有所述第一刻蚀深度的所述第二沟槽的底部；和
22、对具有所述第一刻蚀深度的所述第二沟槽的底部进行等离子体掺杂和退火扩散。
23、在示例性的实施方式中，在一个所述第二沟槽下方的衬底中形成凹槽包括：
24、形成覆盖具有所述第二刻蚀深度的所述第二沟槽的侧壁和所述半导体柱的顶部的第二阻挡层，且暴露具有所述第二刻蚀深度的所述第二沟槽的底部；和
25、对具有所述第二刻蚀深度的所述第二沟槽的底部进行刻蚀以形成所述凹槽。
26、在又一方面，本申请的示例性实施方式提供了一种电子设备，包括上述任一项所述的存储器。
27、在示例性的实施方式中，上述电子设备包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
28、本申请将现有技术中通过一步刻蚀形成字线沟槽的方法改成通过两步刻蚀形成字线沟槽。即首先对字线沟槽进行第一次刻蚀使字线沟槽具有第一刻蚀深度，该第一刻蚀深度与目标掺杂区域(即半导体柱的底部通常与位线接触的区域)基本上处于等深的位置，因而目标掺杂区域被选择性地暴露于等离子体掺杂环境中，使得注入到具有第一刻蚀深度的字线沟槽下方的衬底中的等离子体基本上能够实现水平扩散和向下扩散，从而改变了扩散方向并缩短了扩散路径，实现了半导体柱底部与位线接触区域就近的、高浓度掺杂，降低了掺杂对退火扩散的依赖性，提高了等离子体掺杂的利用率和有效性；然后对具有第一刻蚀深度的字线沟槽进行第二次刻蚀以形成具有第二刻蚀深度的字线沟槽，使字线沟槽的第二刻蚀深度达到保证位线与半导体柱底部能够接触的位置。本申请的两步沟槽刻蚀工艺实现了晶体管的半导体柱底部与位线接触一侧的高浓度掺杂，减小了位线与半导体柱底部之间的接触势垒(由肖特基接触转变为欧姆接触)，从而降低了位线与半导体柱底部之间的接触电阻，增强了晶体管的性能。
29、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
本文档来自技高网...【技术保护点】
1.一种存储器，其特征在于，包括：
2.根据权利要求1所述的存储器，其特征在于，所述重掺杂区域的等离子体掺杂浓度在1.0E19cm-3-1.0E21cm-3的范围内。
3.根据权利要求1或2所述的存储器，其特征在于，所述存储器还包括多个凹槽，每个凹槽位于一个所述第二沟槽下方的衬底中并沿着所述列方向的两侧延伸至所述半导体柱的所述第二区域的下方，所述多个凹槽在所述列方向上相互连通，所述位线设置在相互连通的所述凹槽内。
4.根据权利要求3所述的存储器，其特征在于，每个重掺杂区域远离衬底的一侧与所述第二区域接触；每个重掺杂区域靠近衬底的一侧与所述凹槽远离所述衬底的一侧接触。
5.一种存储器的制造方法，其特征在于，所述存储器包括至少一个垂直沟道的晶体管，所述晶体管包括半导体柱，所述制造方法包括：
6.根据权利要求5所述的制造方法，其特征在于，形成多个重掺杂区域包括：
7.根据权利要求6所述的制造方法，其特征在于，所述等离子体注入和退火扩散包括：
8.根据权利要求6所述的制造方法，其特征在于，在一个所述第二沟
9.一种电子设备，其特征在于，包括根据权利要求中1至4中任一项所述的存储器。
10.根据权利要求9所述的电子设备，包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
...【技术特征摘要】
1.一种存储器，其特征在于，包括：
2.根据权利要求1所述的存储器，其特征在于，所述重掺杂区域的等离子体掺杂浓度在1.0e19cm-3-1.0e21cm-3的范围内。
3.根据权利要求1或2所述的存储器，其特征在于，所述存储器还包括多个凹槽，每个凹槽位于一个所述第二沟槽下方的衬底中并沿着所述列方向的两侧延伸至所述半导体柱的所述第二区域的下方，所述多个凹槽在所述列方向上相互连通，所述位线设置在相互连通的所述凹槽内。
4.根据权利要求3所述的存储器，其特征在于，每个重掺杂区域远离衬底的一侧与所述第二区域接触；每个重掺杂区域靠近衬底的一侧与所述凹槽远离所述衬底的一侧接触。
【专利技术属性】
技术研发人员：王耐征，贾礼宾，平延磊，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。