【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种氮化镓高电子迁移率晶体管器件以及制备方法。
技术介绍
1、氮化镓高电子迁移率晶体管器件包括p-gan层，p-gan层位于栅极之下，且位于源极和漏极之间。在栅极的控制下，p-gan层内的空穴可以耗尽异质结内的二维电子气(2deg)，从而使得器件处于常关状态。其中，异质结由沟道层和势垒层构成。
2、目前的氮化镓高电子迁移率晶体管器件的制备过程中，先形成覆盖势垒层的一整层p-gan层，然后通过干法刻蚀，使得p-gan层位于源极和漏极之间。干法刻蚀后，势垒层的表面存在较多的缺陷态。氮化镓高电子迁移率晶体管器件为水平结构器件，导电沟道距离p-gan层的刻蚀表面比较近，器件特性受表面态影响严重。现有技术通常采用极性绝缘层覆盖p-gan层的侧壁以提高p-gan层的侧壁下的势垒层的表面质量，但是极性绝缘层引入了负电缺陷补偿p-gan层侧壁，导致p-gan层侧壁下方的沟道提前夹断，影响器件特性。
技术实现思路
1、本专利技术提供了一种氮化镓高电子迁移率晶体管器件以及制备方法，以避免p-gan层侧壁引入负电缺陷，提高p-gan层侧壁下方沟道的夹断电压，进一步提高器件特性。
2、根据本专利技术的一方面，提供了一种氮化镓高电子迁移率晶体管器件，包括：
3、衬底；
4、缓冲层，所述缓冲层位于所述衬底的表面；
5、沟道层，所述沟道层位于所述缓冲层远离所述衬底的表面；
6、势垒层，所述势垒层位于所述沟道层远
7、p-gan层，所述p-gan层位于所述势垒层远离所述沟道层的表面；
8、非极性绝缘层，所述非极性绝缘层覆盖所述p-gan层的侧壁；
9、栅极，所述栅极位于所述p-gan层远离所述势垒层的表面；
10、源极，所述源极位于所述势垒层远离所述沟道层的表面；
11、漏极，所述漏极位于所述势垒层远离所述沟道层的表面，所述p-gan层位于所述源极和所述漏极之间。
12、可选地，所述栅极在所述衬底的正投影面积小于所述p-gan层在所述衬底的正投影面积；
13、所述非极性绝缘层还覆盖所述p-gan层远离所述势垒层的表面以及所述栅极；
14、所述非极性绝缘层设置有第一栅极沟槽，所述第一栅极沟槽露出所述栅极远离所述p-gan层的部分表面。
15、可选地，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层，且所述极性绝缘层覆盖所述漏极和所述非极性绝缘层之间的势垒层。
16、可选地，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层、所述漏极和所述非极性绝缘层之间的势垒层以及所述非极性绝缘层；
17、所述极性绝缘层设置有第二栅极沟槽，所述第二栅极沟槽和所述第一栅极沟槽连接。
18、可选地，还包括钝化层、栅极互连加厚层、源极互连加厚层和漏极互连加厚层；
19、所述钝化层位于所述势垒层远离所述沟道层的一侧，所述钝化层设置有第三栅极沟槽、源极沟槽和漏极沟槽；
20、所述栅极互连加厚层通过所述第三栅极沟槽和所述栅极连接；
21、所述源极互连加厚层通过所述源极沟槽和所述源极连接；
22、所述漏极互连加厚层通过所述漏极沟槽和所述漏极连接。
23、可选地，所述非极性绝缘层包括氧化硅或者氮化硅。
24、可选地，所述极性绝缘层包括氮化铝、n-gan、n-algan以及n-inalgan中的至少一种。
25、根据本专利技术的另一方面，提供了一种氮化镓高电子迁移率晶体管器件的制备方法，包括：
26、提供衬底；
27、在所述衬底的表面依次形成缓冲层、沟道层、势垒层和p-gan层；
28、在所述p-gan层远离所述势垒层的表面形成栅极；
29、对所述p-gan层进行刻蚀处理；
30、在所述p-gan层的侧壁形成非极性绝缘层；
31、在所述势垒层远离所述沟道层的表面形成源极；
32、在所述势垒层远离所述沟道层的表面形成漏极，其中，所述p-gan层位于所述源极和所述漏极之间。
33、可选地，在所述p-gan层远离所述势垒层的表面形成栅极包括：
34、在所述p-gan层远离所述势垒层的表面形成栅极，所述栅极在所述衬底的正投影面积小于所述p-gan层在所述衬底的正投影面积；
35、在所述p-gan层的侧壁形成非极性绝缘层时还包括：
36、在所述p-gan层远离所述势垒层的表面以及所述栅极的表面和侧面形成非极性绝缘层；
37、在所述势垒层远离所述沟道层的表面形成漏极之后还包括：
38、在所述非极性绝缘层形成第一栅极沟槽，所述第一栅极沟槽露出所述栅极远离所述p-gan层的部分表面。
39、可选地，在所述势垒层远离所述沟道层的表面形成源极之前还包括：
40、在所述势垒层远离所述沟道层的一侧形成极性绝缘层；
41、去除部分所述极性绝缘层，仅保留覆盖所述源极和所述非极性绝缘层之间的势垒层的极性绝缘层，以及覆盖所述漏极和所述非极性绝缘层之间的势垒层的极性绝缘层。
42、可选地，在所述势垒层远离所述沟道层的表面形成源极之前还包括：
43、在所述势垒层远离所述沟道层的一侧形成极性绝缘层；
44、去除部分所述极性绝缘层，仅保留覆盖所述源极和所述非极性绝缘层之间的势垒层的极性绝缘层、以及覆盖所述漏极和所述非极性绝缘层之间的势垒层的极性绝缘层以及覆盖所述非极性绝缘层的极性绝缘层；
45、在所述势垒层远离所述沟道层的表面形成漏极之后还包括：
46、在所述极性绝缘层形成和所述第一栅极沟槽连接的第二栅极沟槽。
47、可选地，在所述势垒层远离所述沟道层的表面形成漏极之后还包括：
48、在所述势垒层远离所述沟道层的一侧形成钝化层；
49、在所述钝化层形成第三栅极沟槽、源极沟槽和漏极沟槽；
50、形成栅极互连加厚层，所述栅极互连加厚层通过所述第三栅极沟槽和所述栅极连接；
51、形成源极互连加厚层，所述源极互连加厚层通过所述源极沟槽和所述源极连接；
52、形成漏极互连加厚层，所述漏极互连加厚层通过所述漏极沟槽和所述漏极连接。
53、本专利技术实施例提供的技术方案，非极性绝缘层覆盖p-gan层的侧壁，提高了p-gan层的侧壁下的势垒层的表面质量，且非极性绝缘层内不含负电荷，不会引入负电缺陷补偿p-gan层的侧壁，提高了p-gan层侧壁下方沟道的夹断电压，进一步提高了器件特性。
54、应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说本文档来自技高网...
【技术保护点】
1.一种氮化镓高电子迁移率晶体管器件，其特征在于，包括：
2.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于，所述栅极在所述衬底的正投影面积小于所述P-GaN层在所述衬底的正投影面积；
3.根据权利要求1或2所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层，且所述极性绝缘层覆盖所述漏极和所述非极性绝缘层之间的势垒层。
4.根据权利要求2所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层、所述漏极和所述非极性绝缘层之间的势垒层以及所述非极性绝缘层；
5.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括钝化层、栅极互连加厚层、源极互连加厚层和漏极互连加厚层；
6.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于，所述非极性绝缘层包括氧化硅或者氮化硅。
7.根据权利要求3所述的氮化镓高电子迁移率晶体管器件，其特征在于，所述极性
8.一种氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，包括：
9.根据权利要求8所述的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，在所述P-GaN层远离所述势垒层的表面形成栅极包括：
10.根据权利要求8或9所述的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，在所述势垒层远离所述沟道层的表面形成源极之前还包括：
11.根据权利要求9所述的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，在所述势垒层远离所述沟道层的表面形成源极之前还包括：
12.根据权利要求8所述的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，在所述势垒层远离所述沟道层的表面形成漏极之后还包括：
...【技术特征摘要】
1.一种氮化镓高电子迁移率晶体管器件，其特征在于，包括：
2.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于，所述栅极在所述衬底的正投影面积小于所述p-gan层在所述衬底的正投影面积；
3.根据权利要求1或2所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层，且所述极性绝缘层覆盖所述漏极和所述非极性绝缘层之间的势垒层。
4.根据权利要求2所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括极性绝缘层，所述极性绝缘层覆盖所述源极和所述非极性绝缘层之间的势垒层、所述漏极和所述非极性绝缘层之间的势垒层以及所述非极性绝缘层；
5.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于，还包括钝化层、栅极互连加厚层、源极互连加厚层和漏极互连加厚层；
6.根据权利要求1所述的氮化镓高电子迁移率晶体管器件，其特征在于...
【专利技术属性】
技术研发人员：赵杰，郝荣晖，陈扶，黄敬源，
申请(专利权)人：英诺赛科苏州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。