【技术实现步骤摘要】
本专利技术涉及集成模块，特别是涉及一种模块内电源时序控制方法及其电路和电子设备。
技术介绍
1、目前，模块化产品大批量应用于各行业领域，尤其是诸如soc(系统级芯片)等集成模块在车载及消费电子领域大量使用。由于随着系统运算量越来越高，soc模块所需电源支路越来越多，整体功耗也逐渐上升，甚至高达百瓦功率，因此模块电源的供电电流也由原来的几安培指数级地提高到几十安培。以车载领域为例，为了提高功能安全等级，通常需要采用soc+mcu(系统级芯片+微控制单元芯片)的双系统方案，soc模块的上下电逻辑通常采用pmic(电源管理芯片)来控制，但pmic的输出电流能力受限于内部mos管(金氧半场效晶体管)的体积大小而无法输出高达几十安培的电流。
2、为了解决这一问题，现有的设计方案主要是基于soc模块化开发的，以pmic与mcu交互的方式共同控制soc模块的整体上电时序。然而，当soc模块在不同域控板上使用时，soc模块的上电将无法通过模块内部完全管控；而soc模块和mcu之间的控制时序开发在不同客户之间又无法做到模块化的统一，不利于实现soc模块化设计的初衷：尽可能减少与其他器件的控制影响，完成内部控制并按照功能需求输出对应的结果给其他外设，做到统一化、标准化。
技术实现思路
1、本专利技术的一个优势在于提供一种模块内电源时序控制方法及其电路和电子设备，其能够实现对模块内soc多路电源的上下电时序控制。
2、本专利技术的另一个优势在于提供一种模块内电源时序控制方法及其电
3、本专利技术的另一个优势在于提供一种模块内电源时序控制方法及其电路和电子设备，其中为了达到上述目的，在本专利技术中不需要采用昂贵的材料或复杂的结构。因此，本专利技术成功和有效地提供一解决方案，不只提供一种简单的模块内电源时序控制方法及其电路和电子设备，同时还增加了所述模块内电源时序控制方法及其电路和电子设备的实用性和可靠性。
4、为了实现本专利技术的上述至少一优势或其他优点和目的，本专利技术提供了一种模块内电源时序控制方法，包括步骤：
5、上电阶段：
6、当外部芯片输出的第一控制信号的电平拉高时，控制第一电源芯片先后开始输出第一路电源和第三路电源至soc模块，并拉高经由该soc模块输出的第三控制信号的电平；
7、采集该第一路电源的分压并与基准电源的分压进行比较，以判断该第一路电源的分压是否大于该基准电源的分压；以及
8、响应于该第一路电源的分压大于该基准电源的分压，拉高第二控制信号的电平，以控制第二电源芯片开始输出第二路电源至该soc模块；
9、下电阶段：
10、当该外部芯片输出的第一控制信号的电平拉低时，控制该第一电源芯片先后停止输出第三路电源和第一路电源，并拉低经由该soc模块输出的第三控制信号的电平；
11、采集该第三路电源的分压并与该基准电源的分压进行比较，以判断该第三路电源的分压是否小于该基准电源的分压；以及
12、响应于该第三路电源的分压小于该基准电源的分压，拉低该第二控制信号的电平，以控制该第二电源芯片停止输出该第二路电源。
13、根据本申请的一个实施例，所述第一电源芯片按照otp设定第一路电源和第三路电源之间的上电时差和下电时差，其中该第一路电源和该第三路电源之间的上电时差大于该第一路电源和该第二路电源之间的上电时差，并且该第三路电源和该第一路电源之间的下电时差大于该第二路电源和该第一路电源之间的下电时差。
14、根据本申请的一个实施例，所述的模块内电源时序控制方法，还包括步骤：
15、当该外部芯片发出soc上电工作指示时，在拉高该第一控制信号的电平之前，先拉高第四控制信号的电平，以控制第三电源芯片开始输出该基准电源至soc模块，使得该soc模块内的部分模块开始工作；和
16、当该外部芯片发出soc下电工作指示时，先拉低该第一控制信号的电平，再拉低该第四控制信号的电平，以控制该第三电源芯片在该第一电源芯片停止输出该第一路电源之后停止输出该基准电源。
17、根据本申请的另一方面，本申请进一步提供了一种模块内电源时序控制电路，用于控制第一电源芯片、第二电源芯片以及第三电源芯片为soc模块供电的时序，所述模块内电源时序控制电路包括：
18、第一比较器，所述第一比较器的两个输入端分别用于电连接于该第一电源芯片输出的第一路电源和该第三电源芯片输出的基准电源，以比较该第一路电源的分压与该基准电源的分压之间的大小；
19、第二比较器，所述第二比较器的两个输入端分别用于电连接于该第一电源芯片输出的第三路电源和该第三电源芯片输出的基准电源，以比较该第三路电源的分压与该基准电源的分压之间的大小；
20、或门器件，所述或门器件的一个输入端电连接于所述第二比较器的输出端，所述或门器件的另一个输入端用于电连接于该soc模块的输出端，以接收经由该soc模块发出的第三控制信号，用于按照有高出高的原则输出信号；以及
21、与门器件，所述与门器件的一个输入端电连接于所述或门器件的输出端，所述与门器件的另一个输入端电连接于所述第一比较器的输出端，所述与门器件的输出端用于电连接该第二电源芯片，用于按照全高出高的原则输出第二控制信号至该第二电源芯片。
22、根据本申请的一个实施例，所述第一比较器包括第一比较电路芯片、与所述第一比较电路芯片的正极输入端电连接的第一分压取样电路、与所述第一比较电路芯片的负极输入端电连接的第二分压取样电路以及与所述第一比较电路芯片的输出端电连接的第一比较信号输出电路；所述第一分压取样电路用于采集该第一路电源的分压；所述第二分压取样电路用于采集该基准电源的分压；所述第一比较信号输出电路电连接于所述与门器件的一个输入端。
23、根据本申请的一个实施例，所述第一分压取样电路包括用于接地的第一电阻和用于与该第一路电源电连接的第二电阻，所述第一电阻和所述第二电阻均电连接于所述第一比较电路芯片的正极输入端；所述第二分压取样电路包括用于接地的第三电阻和用于与该基准电源电连接的第四电阻，所述第三电阻和所述第四电阻均电连接于所述第一比较电路芯片的负极输入端；所述第一比较信号输出电路包括与所述第一比较电路芯片的输出端电连接的第五电阻、用于接地的第一电容以及第一二极管，所述第一二极管的负极电连接于所述第五电阻和所述第一电容，所述第一二极管的正极电连接于所述与门器件的一个输入端。
24、根据本申请的一个实施例，所述第二比较器包括第二比较电路芯片、与所述第二比较电路芯片的正极输入端电连接的第三分压取样电路、与所述第二比较电路芯片的负极输入端电连接的第四分压取样电路以及与所述第二比较电路芯片的输出端电连接的第二比较信号输出电路；所本文档来自技高网...
【技术保护点】
1.模块内电源时序控制方法，其特征在于，包括步骤：
2.根据权利要求1所述的模块内电源时序控制方法，其特征在于，所述第一电源芯片按照OTP设定第一路电源和第三路电源之间的上电时差和下电时差，其中该第一路电源和该第三路电源之间的上电时差大于该第一路电源和该第二路电源之间的上电时差，并且该第三路电源和该第一路电源之间的下电时差大于该第二路电源和该第一路电源之间的下电时差。
3.根据权利要求1或2所述的模块内电源时序控制方法，其特征在于，还包括步骤：
4.模块内电源时序控制电路，用于控制第一电源芯片、第二电源芯片以及第三电源芯片为SOC模块供电的时序，其特征在于，所述模块内电源时序控制电路包括：
5.根据权利要求4所述的模块内电源时序控制电路，其特征在于，所述第一比较器包括第一比较电路芯片、与所述第一比较电路芯片的正极输入端电连接的第一分压取样电路、与所述第一比较电路芯片的负极输入端电连接的第二分压取样电路以及与所述第一比较电路芯片的输出端电连接的第一比较信号输出电路；所述第一分压取样电路用于采集该第一路电源的分压；所述第二分压取样电路用
6.根据权利要求5所述的模块内电源时序控制电路，其特征在于，所述第一分压取样电路包括用于接地的第一电阻和用于与该第一路电源电连接的第二电阻，所述第一电阻和所述第二电阻均电连接于所述第一比较电路芯片的正极输入端；所述第二分压取样电路包括用于接地的第三电阻和用于与该基准电源电连接的第四电阻，所述第三电阻和所述第四电阻均电连接于所述第一比较电路芯片的负极输入端；所述第一比较信号输出电路包括与所述第一比较电路芯片的输出端电连接的第五电阻、用于接地的第一电容以及第一二极管，所述第一二极管的负极电连接于所述第五电阻和所述第一电容，所述第一二极管的正极电连接于所述与门器件的一个输入端。
7.根据权利要求4所述的模块内电源时序控制电路，其特征在于，所述第二比较器包括第二比较电路芯片、与所述第二比较电路芯片的正极输入端电连接的第三分压取样电路、与所述第二比较电路芯片的负极输入端电连接的第四分压取样电路以及与所述第二比较电路芯片的输出端电连接的第二比较信号输出电路；所述第三分压取样电路用于采集该第三路电源的分压；所述第四分压取样电路用于采集该基准电源的分压；所述第二比较信号输出电路电连接于所述或门器件的一个输入端。
8.根据权利要求7所述的模块内电源时序控制电路，其特征在于，所述第三分压取样电路包括用于接地的第六电阻和用于与该第三路电源电连接的第七电阻，所述第六电阻和所述第七电阻均电连接于所述第二比较电路芯片的正极输入端；所述第四分压取样电路包括用于接地的第八电阻和用于与该基准电源电连接的第九电阻，所述第八电阻和所述第九电阻均电连接于所述第二比较电路芯片的负极输入端；所述第二比较信号输出电路包括与所述第二比较电路芯片的输出端电连接的第十电阻和用于接地的第二电容，所述第十电阻和所述第二电容均电连接于所述或门器件的一个输入端。
9.根据权利要求8所述的模块内电源时序控制电路，其特征在于，所述或门器件包括或门电路芯片和第二二极管，所述或门电路芯片的一个输入端电连接于所述第十电阻和所述第二电容，所述或门电路芯片的另一个输入端用于电连接于该SOC模块的输出端；所述第二二极管的负极电连接于所述或门电路芯片的输出端，所述第二二极管的正极电连接所述与门器件的另一个输入端。
10.电子设备，其特征在于，所述电子设备包括如权利要求4至9中任一所述的模块内电源时序控制电路。
...【技术特征摘要】
1.模块内电源时序控制方法，其特征在于，包括步骤：
2.根据权利要求1所述的模块内电源时序控制方法，其特征在于，所述第一电源芯片按照otp设定第一路电源和第三路电源之间的上电时差和下电时差，其中该第一路电源和该第三路电源之间的上电时差大于该第一路电源和该第二路电源之间的上电时差，并且该第三路电源和该第一路电源之间的下电时差大于该第二路电源和该第一路电源之间的下电时差。
3.根据权利要求1或2所述的模块内电源时序控制方法，其特征在于，还包括步骤：
4.模块内电源时序控制电路，用于控制第一电源芯片、第二电源芯片以及第三电源芯片为soc模块供电的时序，其特征在于，所述模块内电源时序控制电路包括：
5.根据权利要求4所述的模块内电源时序控制电路，其特征在于，所述第一比较器包括第一比较电路芯片、与所述第一比较电路芯片的正极输入端电连接的第一分压取样电路、与所述第一比较电路芯片的负极输入端电连接的第二分压取样电路以及与所述第一比较电路芯片的输出端电连接的第一比较信号输出电路；所述第一分压取样电路用于采集该第一路电源的分压；所述第二分压取样电路用于采集该基准电源的分压；所述第一比较信号输出电路电连接于所述与门器件的一个输入端。
6.根据权利要求5所述的模块内电源时序控制电路，其特征在于，所述第一分压取样电路包括用于接地的第一电阻和用于与该第一路电源电连接的第二电阻，所述第一电阻和所述第二电阻均电连接于所述第一比较电路芯片的正极输入端；所述第二分压取样电路包括用于接地的第三电阻和用于与该基准电源电连接的第四电阻，所述第三电阻和所述第四电阻均电连接于所述第一比较电路芯片的负极输入端；所述第一比较信号输出电路包括与所述第一比较电路芯片的输出端电连接的第五电阻、用于接地的第一电容以及第一二...
【专利技术属性】
技术研发人员：黄明生，魏建林，劳虹岚，涂宏俊，
申请(专利权)人：浙江舜宇智领技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。