【技术实现步骤摘要】
本申请涉及存储器，尤其涉及一种存储器、芯片堆叠结构、芯片封装结构及电子设备。
技术介绍
1、手机、平板电脑等电子设备对主存(main memory)有三方面的需求：大容量、低功耗以及高带宽，但现有的解决方案往往只能满足其中一个方面的需求，无法同时做到三者兼顾。提高存储密度，增大容量的方案经常导致读写带宽的降低和功耗的增加；而增加带宽的设计往往不利于存储容量的增加和功耗的降低。
2、通过将多个存储芯片进行堆叠，通过“互联端子”和“互联网络”连接数据信号、控制信号和地址信号，可以将多个分离的、低容量的芯片实现为高容量的单芯片，通过在单个封装中堆叠多个相同的存储芯片实现更高存储密度的封装，可以增大存储容量，但这样仅仅能够解决存储容量不足的问题，无法提高存储芯片的带宽。
3、或者还可以通过将存储芯片的粒度划分为更细，这样来得到更多的数据传输通道，以此来增加带宽，但这样的方式无法解决容量不足的问题，还会增加功耗。
技术实现思路
1、本申请的实施例提供了一种存储器、芯片堆叠结构、芯片封装结构及电子设备，以改善现有的主存无法满足带宽、容量与功耗的需求的问题。
2、第一方面，提供一种存储器，包括：第一存储区域与第二存储区域，第一存储区域与第二存储区域包括多个存储库bank，每个存储库包括一个或多个阵列，每一个阵列具有相同数量的输入输出端口；其中，位于第一存储区域的bank的阵列数量与位于第二存储区域的bank的阵列数量不同，从而第一存储区域的bank与第二存储区
3、在一种可能的实现方式中，位于第一存储区域的bank的阵列数量与大于第二存储区域的bank的阵列数量，而每一个阵列具有的输入输出端口的数量是相同的，第一存储区域的bank的阵列数量大于第二存储区域的bank的阵列数量，位于第一存储区域的bank相比位于第二存储区域的bank而言，具有更多的输入输出端口，单位时间内能够读写的数据更多，因此第一存储区域的带宽大于第二存储区域的带宽，第一存储区域可以适用于大带宽的存储需求，第二存储区域可以适用于低带宽的存储需求。
4、在一种可能的实现方式中，位于第一存储区域的bank的阵列数量为位于第二存储区域的bank的阵列的数量2n倍，n为正整数，例如第一存储区域的bank的阵列数量为第二存储区域的bank的阵列数量的2倍，这样第一存储区域的带宽也可以达到第二存储区域的带宽的2倍。
5、在一种可能的实现方式中，第一存储区域的bank数量小于第二存储区域的bank数量，而任意两个bank的容量大小相同，这样第一存储区域的存储容量小于第二存储区域的存储容量，由于带宽增加，会导致功耗增大，本申请实施例提供的存储器中第一存储区域的带宽大于第二存储区域，而第一存储区域的bank数量少于第二存储区域的bank数量，即第一存储区域的容量小于第二存储区域的容量，这样可以避免功耗过大，相比于第一存储区域与第二存储区域即存储器整体提高带宽的方式而言，本申请实施例提供的存储器功耗更低。
6、在一种可能的实现方式中，存储器包括第一数据总线与第二数据总线；第一数据总线用于向第一存储区域读写数据，第二数据总线用于向第二存储区域读写数据，第一存储区域与第二存储区域可以独立运行，在第一存储区域工作时，第二存储区域可以不工作，在第二存储区域工作时，第一存储区域可以不工作，这样可以降低存储器的功耗。
7、第二方面，本申请的实施例提供了一种芯片堆叠结构，芯片堆叠结构包括系统及芯片soc与一个或多个存储器，soc与一个或多个存储器依次堆叠设置；一个或多个存储器中的至少一个为第一方面任一种实现方式提供的存储器。
8、在一种可能的实现方式中，堆叠的方式包括以下各种方式中的一种或多种：硅通孔tsv连接，芯片上芯片chip on chip，晶元上芯片chip on wafer，晶元上晶元wafer onwafer。
9、第三方面，本申请的实施例提供了一种芯片封装结构，包括封装基板以及如第二方面任一种实现方式提供的芯片堆叠结构，芯片堆叠结构设置在封装基板上。
10、第四方面，本申请的实施例提供了一种芯片封装结构，包括封装基板、系统级芯片soc以及如第一方面任一种实现方式提供的存储器；封装基板包括第一平面，第一平面包括第一区域与第二区域，soc设置于第一区域，存储器设置于第二区域，存储器通过连接线与soc电连接。
11、第五方面，本申请的实施例提供了一种芯片封装结构，包括封装基板、系统级芯片以及多个存储器；封装基板包括第一平面，第一平面包括不想交的第一区域与第二区域，soc设置于第一区域；多个存储器堆叠设置于第二区域形成芯片堆叠结构，多个存储器中的至少一个为如第一方面任一种实现方式提供的存储器；芯片堆叠结构通过连接线与soc电连接。
12、第六方面，本申请的实施例提供了一种电子设备，包括印制电路板以及如第二方面至第五方面任一种提供的芯片封装结构；芯片封装结构中的封装基板与印刷电路板电连接。
本文档来自技高网...【技术保护点】
1.一种存储器，其特征在于，包括：第一存储区域与第二存储区域；
2.根据权利要求1所述的存储器，其特征在于，位于所述第一存储区域的bank的阵列的数量大于所述第二存储区域的bank的阵列的数量。
3.根据权利要求1所述的存储器，其特征在于，所述位于所述第一存储区域的bank的阵列的数量为位于所述第二存储区域的bank的阵列的数量2n倍，n为正整数。
4.根据权利要求2所述的存储器，其特征在于，所述第一存储区域的bank的数量小于所述第二存储区域的bank的数量。
5.根据权利要求1～4任一项所述的存储器，其特征在于，任意两个bank的容量大小相同。
6.根据权利要求1～5任一项所述的存储器，其特征在于，所述存储器包括连接所述第一存储区域的第一数据总线与连接所述第二存储区域的第二数据总线；
7.一种芯片堆叠结构，其特征在于，所述芯片堆叠结构包括系统及芯片SoC与一个或多个存储器，所述SoC与所述一个或多个存储器依次堆叠设置；
8.根据权利要求7所述的芯片堆叠结构，其特征在于，所述堆叠的方式包括以下各
9.一种芯片封装结构，其特征在于，包括封装基板以及如权利要求7～8任一项所述的芯片堆叠结构，所述芯片堆叠结构设置在所述封装基板上。
10.一种芯片封装结构，其特征在于，包括封装基板、系统级芯片SoC以及如权利要求1～6任一项所述的存储器；
11.一种芯片封装结构，其特征在于，包括封装基板、系统级芯片以及多个存储器；
12.一种电子设备，其特征在于，包括印制电路板以及如权利要求9～11任一项所述的芯片封装结构；
...【技术特征摘要】
1.一种存储器，其特征在于，包括：第一存储区域与第二存储区域；
2.根据权利要求1所述的存储器，其特征在于，位于所述第一存储区域的bank的阵列的数量大于所述第二存储区域的bank的阵列的数量。
3.根据权利要求1所述的存储器，其特征在于，所述位于所述第一存储区域的bank的阵列的数量为位于所述第二存储区域的bank的阵列的数量2n倍，n为正整数。
4.根据权利要求2所述的存储器，其特征在于，所述第一存储区域的bank的数量小于所述第二存储区域的bank的数量。
5.根据权利要求1～4任一项所述的存储器，其特征在于，任意两个bank的容量大小相同。
6.根据权利要求1～5任一项所述的存储器，其特征在于，所述存储器包括连接所述第一存储区域的第一数据总线与连接所述第二存储区域的第二数据总线；
<...【专利技术属性】
技术研发人员：汪浩，王腾，王永森，刘宇，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。