System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 包括沟槽接触结构的半导体器件及制造方法技术_技高网

包括沟槽接触结构的半导体器件及制造方法技术

技术编号:40103580 阅读:19 留言:0更新日期:2024-01-23 18:04
包括沟槽接触结构的半导体器件及制造方法。提出了一种半导体器件。沟槽栅极结构(102)从第一表面(104)沿竖直方向(y)延伸到碳化硅半导体本体(106)中。沟槽接触结构(108)从第一表面(104)沿竖直方向(y)延伸到碳化硅半导体本体(106)中。第一导电类型的源极区(130)和第二导电类型的本体区(110)邻接沟槽栅极结构(102)的第一侧壁(112)。第二导电类型的二极管区(114)邻接与第一侧壁(1120)相对的沟槽栅极结构(102)的第二侧壁(116)。第二导电类型的屏蔽区(118)邻接沟槽接触结构(108)的底部(120),其中屏蔽区(118)被布置在距沟槽栅极结构(102)的横向距离(ld)处。

【技术实现步骤摘要】

本公开涉及半导体器件,特别地涉及包括在碳化硅半导体本体中的沟槽接触结构的半导体器件。


技术介绍

1、基于碳化硅(sic)的半导体器件受益于碳化硅的高带隙和击穿强度。然而,在sic半导体本体和电介质层之间的界面处,电介质层例如是sic-mosfet(sic金属氧化物半导体场效应晶体管)的晶体管单元的栅极电介质,形成大量的界面状态(interface state),取决于sic-mosfet的操作状态,界面状态可以被更多或更少的电荷载流子(charge carrier)占据。占据界面状态的电荷载流子影响自由电荷载流子的迁移率和浓度,当晶体管单元接通(switch on)时,自由电荷载流子形成场控(field-controlled)晶体管沟道。此外,sic的高击穿强度通常没有被完全利用,因为在栅极电介质中出现的电场强度和栅极电介质的可靠性经常限制sic-mosfet的介电强度。

2、本申请目的在于可以高度利用碳化硅的本征(intrinsic)电击穿场强度的紧凑sic半导体器件。


技术实现思路

1、本公开的示例涉及一种半导体器件。该半导体器件包括沟槽栅极结构,该沟槽栅极结构沿着竖直方向从第一表面延伸到碳化硅半导体本体中。该半导体器件还包括沟槽接触结构,该沟槽接触结构沿着竖直方向从第一表面延伸到碳化硅半导体本体中。该半导体器件还包括邻接沟槽栅极结构的第一侧壁的第一导电类型的源极区和第二导电类型的本体区。该半导体器件还包括第二导电类型的二极管区,该第二导电类型的二极管区邻接与第一侧壁相对的沟槽栅极结构的第二侧壁。该半导体器件还包括第二导电类型的屏蔽区,该第二导电类型的屏蔽区邻接沟槽接触结构的底部。屏蔽区被布置在距沟槽栅极结构的横向距离处。

2、本公开的另一示例涉及一种制造半导体器件的方法。该方法包括形成沟槽栅极结构,该沟槽栅极结构沿着竖直方向从第一表面延伸到碳化硅半导体本体中。该方法还包括形成沟槽接触结构,该沟槽接触结构从第一表面延伸到碳化硅半导体本体中。该方法还包括形成第一导电类型的源极区和第二导电类型的本体区,两者都邻接沟槽栅极结构的第一侧壁。该方法还包括形成邻接与本体区相对的沟槽栅极结构的第二侧壁的第二导电类型的二极管区。该方法还包括形成邻接沟槽接触结构的底部的第二导电类型的屏蔽区,其中屏蔽区被布置在距沟槽栅极结构的横向距离处。

3、本领域技术人员在阅读以下详细描述时并查看附图时将认识到附加特征和优势。

本文档来自技高网...

【技术保护点】

1.一种半导体器件(100),包括:

2.根据权利要求1所述的半导体器件(100),其中,沟槽接触结构(108)和屏蔽区(118)的组合关于竖直方向(y)是对称的。

3.根据权利要求1或2中任一项所述的半导体器件(100),其中,二极管区(114)和屏蔽区(118)合并。

4.根据权利要求1或2中任一项所述的半导体器件(100),其中,屏蔽区(118)被布置在距二极管区(114)的竖直距离处,并且第一导电类型的半导体区被布置在屏蔽区(118)与二极管区(114)之间并且直接邻接沟槽接触结构(108)。

5.根据前述权利要求1-4中任一项所述的半导体器件(100),其中,本体区(110)仅邻接沟槽栅极结构(102)的第一和第二侧壁(112,116)中的沟槽栅极结构(102)的第一侧壁(112)。

6.根据前述权利要求1-5中任一项所述的半导体器件(100),其中,沟槽栅极结构(102)的底部(122)与第一表面(104)之间的第一竖直距离(vd1)等于或大于二极管区(114)的底部(124)与第一表面(104)之间的第三竖直距离(vd3)。

7.根据前述权利要求1-6中任一项所述的半导体器件(100),其中,二极管区(114)邻接沟槽接触结构(108)的第一侧壁(126)并且另一二极管区(114)邻接沟槽接触结构(108)的第二侧壁(128)。

8.根据前述权利要求1-7中任一项所述的半导体器件(100),还包括:

9.根据前述权利要求1-8中任一项所述的半导体器件(100),

10.根据权利要求9所述的半导体器件(100),其中,

11.根据权利要求9或10中任一项所述的半导体器件(100),其中,本体区(110)被布置在距两个沟槽接触结构(108)中的第二个的横向距离处。

12.根据权利要求9-11中任一项所述的半导体器件(100),其中,源极区(130)直接邻接两个沟槽接触结构(108)中的第二个。

13.一种制造半导体器件(100)的方法,所述方法包括:

14.根据权利要求13所述的方法,其中,

15.根据权利要求13或14中任一项所述的方法,其中,

...

【技术特征摘要】

1.一种半导体器件(100),包括:

2.根据权利要求1所述的半导体器件(100),其中,沟槽接触结构(108)和屏蔽区(118)的组合关于竖直方向(y)是对称的。

3.根据权利要求1或2中任一项所述的半导体器件(100),其中,二极管区(114)和屏蔽区(118)合并。

4.根据权利要求1或2中任一项所述的半导体器件(100),其中,屏蔽区(118)被布置在距二极管区(114)的竖直距离处,并且第一导电类型的半导体区被布置在屏蔽区(118)与二极管区(114)之间并且直接邻接沟槽接触结构(108)。

5.根据前述权利要求1-4中任一项所述的半导体器件(100),其中,本体区(110)仅邻接沟槽栅极结构(102)的第一和第二侧壁(112,116)中的沟槽栅极结构(102)的第一侧壁(112)。

6.根据前述权利要求1-5中任一项所述的半导体器件(100),其中,沟槽栅极结构(102)的底部(122)与第一表面(104)之间的第一竖直距离(vd1)等于或大于二极管区(114)的底部(124)与第一表面(10...

【专利技术属性】
技术研发人员:R·西米尼克W·贝格纳
申请(专利权)人:英飞凌科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1