【技术实现步骤摘要】
本公开的各种实施例涉及一种电子设备，并且更具体地，涉及一种半导体存储器设备和一种操作该半导体存储器设备的方法。
技术介绍
1、半导体设备，尤其是半导体存储器设备被分类为易失性存储器设备和非易失性存储器设备。
2、这种非易失性存储器设备具有相对较低的写入和读取速度，但是即使在电源的供应被中断时仍保留存储在其中的数据。因此，非易失性存储器设备被用来存储不管电源是否被供应都将被保留的数据。非易失性存储器设备的代表性示例包括只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、快闪存储器、相变随机存取存储器(pram)、磁性ram(mram)、电阻式ram(rram)、铁电性ram(fram)等。快闪存储器被分类为nor型和nand型。
3、快闪存储器兼具ram的优点以及rom的优点，在ram中，数据可以被自由地编程和擦除，在rom中，被存储在其中的数据即使在电源的供应被中断时仍可以被保留。这种快闪存储器被广泛用作用于诸如数码相机、个人数字助理(pda)和mp3播放器的便携式电子设备的存储介质。
技术实现思路
1、本公开的一个实施例可以提供一种半导体存储器设备。该半导体存储器设备可以包括：存储器块，包括多个存储器单元串；电压供应电路，被配置为在擦除操作期间将操作电压施加到全局漏极选择线、全局源极选择线和全局字线，并且将擦除电压施加到存储器块的位线，或者施加到存储器块的位线和源极
2、本公开的一个实施例可以提供一种半导体存储器设备。该半导体存储器设备可以包括：存储器块，包括多个存储器单元串；电压供应电路，被配置为在擦除操作期间将操作电压施加到全局漏极选择线、全局源极选择线和全局字线，并且将擦除电压施加到存储器块的位线，或者施加到存储器块的位线和源极线；传输电路，被配置为响应于块选择信号而分别将全局漏极选择线、全局源极选择线和全局字线耦合到局部漏极选择线、局部源极选择线和局部字线；以及控制逻辑，被配置为控制电压供应电路以将第一操作电压施加到全局漏极选择线，并且此后将具有高于块选择信号的电位的电位的第二操作电压施加到全局漏极选择线，其中电压供应电路将第一操作电压施加到全局漏极选择线之中的第一全局漏极选择线，并且将具有低于第一操作电压的电位的电位的第一偏移操作电压施加到全局漏极选择线之中的第二全局漏极选择线。
3、本公开的一个实施例可以提供一种操作半导体存储器设备的方法。该方法可以包括：响应于块选择信号而将全局漏极选择线耦合到存储器块的局部漏极选择线；将第一操作电压施加到全局漏极选择线；将擦除电压施加到存储器块的位线，或者施加到存储器块的位线和源极线；通过将具有高于块选择信号的电位的电位的第二操作电压施加到全局漏极选择线之中与第一存储器单元串相对应的第一全局漏极选择线来允许局部漏极选择线之中与第一存储器单元串相对应的第一局部漏极选择线浮置；以及通过将第二操作电压施加到第一全局漏极选择线并且在经过特定时间之后将第二操作电压施加到全局漏极选择线之中与第二存储器单元串相对应的第二全局漏极选择线来允许局部漏极选择线之中与第二存储器单元串相对应的第二局部漏极选择线浮置。
4、本公开的一个实施例可以提供一种操作半导体存储器设备的方法。该方法可以包括：响应于块选择信号而将全局漏极选择线耦合到存储器块的局部漏极选择线；将第一操作电压施加到全局漏极选择线之中与第一存储器单元串相对应的第一全局漏极选择线，并且将具有低于第一操作电压的电位的电位的第一偏移操作电压施加到全局漏极选择线之中与第二存储器单元串相对应的第二全局漏极选择线；将擦除电压施加到存储器块的位线，或者施加到存储器块的位线和源极线；以及通过将具有高于块选择信号的电位的电位的第二操作电压施加到全局漏极选择线来允许局部漏极选择线浮置。
本文档来自技高网...【技术保护点】
1.一种半导体存储器设备，包括：
2.根据权利要求1所述的半导体存储器设备，其中所述多个存储器单元串之中与所述第一全局漏极选择线相对应的第一存储器单元串是具有低于与所述第二全局漏极选择线相对应的第二存储器单元串的擦除速度的擦除速度的存储器单元串。
3.根据权利要求2所述的半导体存储器设备，其中所述传输电路被配置为：
4.根据权利要求3所述的半导体存储器设备，其中：
5.根据权利要求4所述的半导体存储器设备，其中所述第一电流量大于所述第二电流量。
6.根据权利要求1所述的半导体存储器设备，其中所述第一操作电压具有低于所述块选择信号的所述电位的电位。
7.根据权利要求1所述的半导体存储器设备，其中所述电压供应电路生成所述第一操作电压以使得被施加到所述第一全局漏极选择线的所述第一操作电压具有高于被施加到所述第二全局漏极选择线的所述第一操作电压的电位的电位。
8.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑控制所述电压供应电路以将所述第一操作电压施加到所述全局源极选择线，并且此后将所述第二操作电
9.根据权利要求8所述的半导体存储器设备，其中所述电压供应电路将所述第二操作电压施加到所述全局源极选择线之中的第一全局源极选择线，并且在经过所述特定时间之后将所述第二操作电压施加到所述全局源极选择线之中的第二全局源极选择线。
10.根据权利要求9所述的半导体存储器设备，其中所述第一全局源极选择线与所述第一存储器单元串相对应，并且所述第二全局源极选择线与所述第二存储器单元串相对应。
11.一种半导体存储器设备，包括：
12.根据权利要求11所述的半导体存储器设备，其中所述多个存储器单元串之中与所述第一全局漏极选择线相对应的第一存储器单元串是具有低于与所述第二全局漏极选择线相对应的第二存储器单元串的擦除速度的擦除速度的存储器单元串。
13.根据权利要求12所述的半导体存储器设备，其中所述传输电路被配置为：当所述第二操作电压被施加到所述第一全局漏极选择线时，允许所述局部漏极选择线之中的第一局部漏极选择线浮置，并且当所述第二操作电压被施加到所述第二全局漏极选择线时，允许所述局部漏极选择线之中的第二局部漏极选择线浮置。
14.根据权利要求13所述的半导体存储器设备，其中所述电压供应电路将所述第二操作电压施加到所述第一全局漏极选择线，并且在经过特定时间之后将所述第二操作电压施加到所述全局漏极选择线之中的所述第二全局漏极选择线。
15.根据权利要求14所述的半导体存储器设备，其中所述传输电路允许所述第一局部漏极选择线浮置，并且在经过所述特定时间之后允许所述第二局部漏极选择线浮置。
16.根据权利要求13所述的半导体存储器设备，其中：
17.根据权利要求16所述的半导体存储器设备，其中所述第一电流量大于所述第二电流量。
18.根据权利要求11所述的半导体存储器设备，其中所述第一操作电压具有低于所述块选择信号的所述电位的电位。
19.根据权利要求12所述的半导体存储器设备，其中所述电压供应电路将所述第一操作电压施加到所述全局源极选择线之中与所述第一存储器单元串相对应的第一全局源极选择线，并且将所述第一偏移操作电压施加到所述全局源极选择线之中与所述第二存储器单元串相对应的第二全局源极选择线。
20.根据权利要求19所述的半导体存储器设备，其中所述电压供应电路将所述第一操作电压和所述第一偏移操作电压施加到所述全局源极选择线，并且此后将所述第二操作电压施加到所述全局源极选择线。
21.一种操作半导体存储器设备的方法，包括：
22.根据权利要求21所述的方法，还包括：
23.根据权利要求22所述的方法，其中所述第一电流量大于所述第二电流量。
24.根据权利要求21所述的方法，其中所述第一存储器单元串是具有低于所述第二存储器单元串的擦除速度的擦除速度的存储器单元串。
25.根据权利要求21所述的方法，其中所述第一操作电压具有低于所述块选择信号的所述电位的电位。
26.根据权利要求21所述的方法，其中，在将所述第一操作电压施加到所述全局漏极选择线的过程中，被施加到所述第一全局漏极选择线的所述第一操作电压具有高于被施加到所述第二全局漏极选择线的所述第一操作电压的电位的电位。
27.根据权利要求21所述的方法，其中将所述第一操作电压施加到所述全局漏极选择线包括将所述第一操作电压施加到全局源极选择线。
28.根据权利...
【技术特征摘要】
1.一种半导体存储器设备，包括：
2.根据权利要求1所述的半导体存储器设备，其中所述多个存储器单元串之中与所述第一全局漏极选择线相对应的第一存储器单元串是具有低于与所述第二全局漏极选择线相对应的第二存储器单元串的擦除速度的擦除速度的存储器单元串。
3.根据权利要求2所述的半导体存储器设备，其中所述传输电路被配置为：
4.根据权利要求3所述的半导体存储器设备，其中：
5.根据权利要求4所述的半导体存储器设备，其中所述第一电流量大于所述第二电流量。
6.根据权利要求1所述的半导体存储器设备，其中所述第一操作电压具有低于所述块选择信号的所述电位的电位。
7.根据权利要求1所述的半导体存储器设备，其中所述电压供应电路生成所述第一操作电压以使得被施加到所述第一全局漏极选择线的所述第一操作电压具有高于被施加到所述第二全局漏极选择线的所述第一操作电压的电位的电位。
8.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑控制所述电压供应电路以将所述第一操作电压施加到所述全局源极选择线，并且此后将所述第二操作电压施加到所述全局源极选择线。
9.根据权利要求8所述的半导体存储器设备，其中所述电压供应电路将所述第二操作电压施加到所述全局源极选择线之中的第一全局源极选择线，并且在经过所述特定时间之后将所述第二操作电压施加到所述全局源极选择线之中的第二全局源极选择线。
10.根据权利要求9所述的半导体存储器设备，其中所述第一全局源极选择线与所述第一存储器单元串相对应，并且所述第二全局源极选择线与所述第二存储器单元串相对应。
11.一种半导体存储器设备，包括：
12.根据权利要求11所述的半导体存储器设备，其中所述多个存储器单元串之中与所述第一全局漏极选择线相对应的第一存储器单元串是具有低于与所述第二全局漏极选择线相对应的第二存储器单元串的擦除速度的擦除速度的存储器单元串。
13.根据权利要求12所述的半导体存储器设备，其中所述传输电路被配置为：当所述第二操作电压被施加到所述第一全局漏极选择线时，允许所述局部漏极选择线之中的第一局部漏极选择线浮置，并且当所述第二操作电压被施加到所述第二全局漏极选择线时，允许所述局部漏极选择线之中的第二局部漏极选择线浮置。
14.根据权利要求13所述的半导体存储器设备，其中所述电压供应电路将所述第二操作电压施加到所述第一全局漏极选择线，并且在经过特定时间之后将所述第二操作电压施加到所述全局漏极选择线之中的所述第二全局漏极选择线。
15.根据权利要求14所述的半导体存储器设备，其中所述传输电路允许所述第一局部漏极选择线浮置，并且在经过所述特定时间之后允许所述第二局部漏极选择线浮置。
16.根据权利要求13所述的半导体存储器设备，其中：
17.根据...
【专利技术属性】
技术研发人员：李熙烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。