【技术实现步骤摘要】
本说明书实施例涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、阻变随机接入存储器(resistive random access memory)是一种利用可控的电阻变化实现数据存储的新型非易失性存储器，其包括顶电极、阻变层和底电极，通过在阻变层的两端施加大小或者极性型不同的电压，实现数据的写入和擦除。
2、目前，rram通常通过金属-绝缘体-金属结构与半导体器件中的有源器件耦接，以形成与外部电路连通的阻变存储器件。然而，采用上述方法形成的rram为平面结构，当其工作时，导电通路能够在阻变层的任意位置导通，使得整个导通过程变得不可控制，导致形成的半导体器件的电学性能低下。
技术实现思路
1、本说明书实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的电学性能。
2、为解决上述问题，本说明书实施例提供一种半导体结构，包括：基底，包括衬底；沟道结构层，位于所述衬底上方，包括一个或多个自下而上依次间隔设置的沟道层；隔离层，位于所述衬底上，且露出所述沟道结构层；栅极结构，位于所述隔离层上方，横跨且包围所述沟道结构层，所述栅极结构填充于相邻的所述沟道层之间以及所述沟道层与所述衬底之间；内侧墙，位于所述沟道层之间，且所述内侧墙的外侧面与所述沟道层端面竖直平齐；漏极层，呈l型，位于所述衬底上方、及所述沟道结构层和所述栅极结构一侧的侧壁上，且与所述沟道层沿延伸方向的端部接触；底电极层，位于所述l型的漏极层之上，且与所述栅极结构的侧壁接触；阻变
3、相应的，本说明书实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底和位于所述衬底上方的叠层结构，所述叠层结构包括一个或多个自下而上依次堆叠的沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上方的沟道层，所述衬底上形成有隔离层，且所述隔离层露出所述叠层结构；在所述隔离层上形成横跨所述叠层结构的伪栅结构；在所述伪栅结构两侧的所述叠层结构内形成沟槽，所述沟槽位于所述牺牲层内；在所述沟槽内形成内侧墙，形成的所述内侧墙的外侧面与所述沟道层的端面竖直平齐；在所述衬底上方、所述伪栅结构上方，及所述伪栅结构和所述叠层结构的一侧的侧壁上形成阻挡层；在所述伪栅结构两侧的所述叠层结构和所述伪栅结构的另一侧壁上形成源极层；去除所述阻挡层，形成覆盖所述源极层的层间介质层；在所述叠层结构中形成所述阻挡层的侧壁上形成非平面结构的漏极层；在所述层间介质层上方、所述伪栅结构上方和所述漏极层之上依次形成非平面结构的底电极层和阻变层；在所述阻变层上方形成顶电极层，并露出所述伪栅结构、所述层间介质层和所述阻变层的顶部；去除所述伪栅结构，形成栅极开口，暴露出所述叠层结构和隔离层；去除所述沟道叠层中的牺牲层，形成通槽，所述通槽由相邻所述沟道层围成，或由所述沟道层与所述隔离层围成；在所述栅极开口和所述通槽内填充栅极结构，所述栅极结构包围所述沟道层，且所述栅极结构位于所述隔离层的顶部且横跨所述沟道层。
4、与现有技术相比，本说明书实施例的技术方案具有以下优点：
5、本说明书实施例提供的半导体结构中，所述漏极层位于所述衬底上方、及所述沟道结构层和所述栅极结构一侧的侧壁上，所述源极层位于所述衬底上方、及所述沟道结构层和所述栅极结构另一侧的侧壁上，且二者均与所述沟道层沿延伸方向的端部接触，通过使源极层和漏极层分别位于所述栅极结构两侧的侧壁上，能够控制形成的漏极层为l型的非平面结构，使得位于所述漏极层之上的底电极层、以及位于所述底电极层之上的阻变层均为非平面结构，且通过所述栅极结构，能够实现阻变层与衬底的电连接，进而在所述半导体器件工作时，通过控制具有非平面结构的阻变层上的电压大小或者极性，即可控制导通路径，从而能够提升半导体器件的电学性能。
6、本说明书实施例提供的半导体结构的形成方法中，在所述伪栅结构两侧的所述叠层结构内形成沟槽之后，通过在所述衬底上方、所述伪栅结构上方，及所述伪栅结构和所述叠层结构的一侧的侧壁上形成阻挡层，能够为后续形成漏极层占据空间，并且通过先在所述伪栅结构两侧的所述叠层结构中的另一侧壁上形成源极层，并形成覆盖所述源极层的层间介质层，能够避免源极层受到损伤，之后，通过在所述叠层结构中形成所述阻挡层的侧壁上形成非平面结构的l型漏极层，能够使得形成的底电极层和阻变层均为非平面结构，且通过在所述栅极开口和所述通槽内填充栅极结构，能够实现阻变层与衬底的电连接，进而在所述半导体器件工作时，通过控制具有非平面结构的阻变层上的电压大小或者极性，即可控制导通路径，从而能够提升半导体器件的电学性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
3.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括横跨所述沟道结构层的第一部分；
4.根据权利要求1所述的半导体结构，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层。
5.根据权利要求1所述的半导体结构，其特征在于，所述L型的漏极层的非平面结构包括锯齿状结构；
6.根据权利要求1所述的半导体结构，其特征在于，所述底电极层的材料包括：TiN、TaN、Pt、AlCu、Au和Ti中的一种或多种；
7.一种半导体结构的形成方法，其特征在于，包括：
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，还包括：
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述在所述衬底上方、所述伪栅结构上方，及所述伪栅结构和所述叠层结构的一侧的侧壁上形成阻挡层，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述沉积工艺包括原子层沉积工艺。
1
12.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述去除所述阻挡层，形成覆盖所述源极层的层间介质层，包括：
13.根据权利要求7所述的半导体结构的形成方法，其特征在于，采用外延晶向工艺在所述叠层结构中形成所述阻挡层的侧壁上形成非平面结构的漏极层。
14.根据权利要求7或13所述的半导体结构的形成方法，其特征在于，所述非平面结构的L型漏极层包括：锯齿状结构的漏极层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，采用保形覆盖工艺在所述层间介质层上方、所述伪栅结构上方和所述漏极层上方依次形成非平面结构的底电极层和阻变层。
16.根据权利要求14所述的半导体结构的形成方法，其特征在于，其特征在于，所述非平面结构的底电极层包括：与所述L型漏极层形状匹配的锯齿状结构的底电极层；所述非平面结构的阻变层包括：与所述底电极层形状匹配的锯齿状结构的阻变层。
17.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述去除所述沟道叠层中的牺牲层，形成通槽的工艺包括：各向同性的干法刻蚀工艺。
18.根据权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形成所述伪栅结构之后，形成所述沟槽之前，在所述伪栅结构的侧壁上形成保护侧墙。
...【技术特征摘要】
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
3.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括横跨所述沟道结构层的第一部分；
4.根据权利要求1所述的半导体结构，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层。
5.根据权利要求1所述的半导体结构，其特征在于，所述l型的漏极层的非平面结构包括锯齿状结构；
6.根据权利要求1所述的半导体结构，其特征在于，所述底电极层的材料包括：tin、tan、pt、alcu、au和ti中的一种或多种；
7.一种半导体结构的形成方法，其特征在于，包括：
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，还包括：
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述在所述衬底上方、所述伪栅结构上方，及所述伪栅结构和所述叠层结构的一侧的侧壁上形成阻挡层，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述沉积工艺包括原子层沉积工艺。
11.根据权利要求9或10所述的半导体结构的形成方法，其特征在于，所述阻挡材料层包括：氧化硅、氮化硅或氮氧化硅的一种或者多种。
1...
【专利技术属性】
技术研发人员：汪涵，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。