【技术实现步骤摘要】
本专利技术涉及亿门级fpga，具体涉及一种基于tcl命令行的亿门级fpga互连线测试方法。
技术介绍
1、当前亿门级fpga(field programmable gatearray，现场可编程门阵列)的技术发展已经将越来越多的逻辑资源、存储单元、软硬核和互连资源集成在芯片中，但亿门级fpga依然主要由clb(configurationable logic block,可编程逻辑块)、开关矩阵和互连线资源构成，并且互连资源的面积占了芯片总面积的50％以上。各个逻辑单元和存储单元之间进行信号交互，都必须通过开关矩阵和布线通道上的互连线才能实现。当故障发生时，互连线资源故障出现的概率远大于其他资源出现故障的概率。因此在对亿门级fpga内的互连线资源测试显得十分重要。
2、传统的fpga互连线测试方法是基于fpgaeditor布局布线工具手动进行互连线的绕线测试设计，并通过bitgen向量生成工具完成互连线的绕线测试比特流生成。但对于当前的亿门级fpga而言，该工具和方法已完全不再适用，新型的亿门级fpga不仅架构发生了变化，而且采用全新的vivado软件编程工具用于亿门级fpga的编程设计。此外，由于互连线与其他可编程资源不同，亿门级fpga内部互连线没有可例化使用的原语，因此想要实现亿门级fpga互连线测试，仍然十分困难。
技术实现思路
1、本专利技术的目的在于提供一种基于tcl命令行的亿门级fpga互连线测试方法，本专利技术基于tcl命令行的亿门级fpga互连线测试方法
2、为解决上述技术问题，本专利技术提供了一种基于tcl命令行的亿门级fpga互连线测试方法，包括如下步骤：
3、步骤s1：基于tcl命令行进行工程创建和亿门级fpga器件选型；
4、步骤s2：基于tcl命令行进行输入输出端口创建、电平和驱动确定；
5、步骤s3：基于tcl命令行进行互连线网络的建立；
6、步骤s4：基于tcl命令行进行器件全局互连线的连接；
7、步骤s5：基于tcl命令行进行全局互连网络及路径的设计规则检查；
8、步骤s6：基于tcl命令行进行全局互连线测试向量比特流压缩及生成；
9、步骤s7：基于测试硬件完成亿门级fpga互连线测试验证。
10、优选的，所述步骤s1具体为：打开tcl命令行执行窗口，键入tcl命令伪代码：
11、[create_project<工程名称><工程路径><具体器件型号>]
12、执行以上命令即能够完成工程创建和指定亿门级fpga器件选型。
13、优选的，所述步骤s2具体为：键入tcl命令伪代码：
14、[create_port<端口名称><端口方向>]
15、[set_property<端口电平><端口驱动><端口上下拉>]
16、执行以上命令即能够完成输入和输出端口创建、电平和驱动确定。
17、优选的，创建的输入端口包含电平、是否上下拉以及输入输出信息，用作亿门级fpga互连线测试的输入激励信号施加；创建的输出端口包含电平、驱动能力大小以及输入输出信息，用作互连线测试的输出结果检测。
18、优选的，所述步骤s3具体为：键入tcl命令伪代码：
19、[create_net<网络名称>]
20、执行以上命令即能够完成互连线网络的建立。
21、优选的，所述步骤s4具体为：键入tcl命令伪代码：
22、[connect_net<网络名称><输入端口><输出端口>]
23、执行以上命令即能够完成指定网络的输入和输出端口间的互连线连接；
24、继续键入tcl命令伪代码：
25、[create_cell<查找表名称><查找表表达式>]
26、执行以上命令即能够完成中继单元查找表的建立；
27、查找表表达式为：o＝i0；此时在执行指定网络连接的命令，就能够实现输入端口到中继单元查找表输入端的网络连接，然后再建立新的网络2，将查找表输出端与输出端口进行连接，能够遍历更多的互连线和互连开关资源，且经过查找表后驱动能力不受影响，如此反复，不断的通过查找表进行转接，即能够实现亿门级fpga内部全局互连线资源的绕线遍历。
28、优选的，建立的互连网络用作连接输入端口与中继单元查找表输入端、连接中继单元查找表输出端与中继单元查找表输入端、连接中继单元查找表输出端与输出端口；
29、创建的中继单元即为一输入一输出的查找表，且该查找表的功能为输出等于输入，用于亿门级fpga互连线网络间的中转，并且具备驱动保持能力。
30、优选的，所述步骤s5具体为：键入tcl命令伪代码：
31、[report_drc<工程名称>]
32、执行以上命令即能够完成全局互连网络及路径的设计规则检查；
33、所述步骤s6具体为：键入tcl命令伪代码：
34、[set_property_bitstream.general.compress true<工程名称>]
35、[write_bitstream<保存><工程名称>]
36、执行以上命令即能够完成全局互连线测试比特流压缩及生成。
37、优选的，将全局的互连线网络全部串联，形成一条从输入端口到输出端口、并经过互连网络1、互连线1、中继单元、互连网络2、互连线2的通路，用于后续测试比特流的生成和测试验证。
38、优选的，所述步骤s7具体为：
39、将生成的测试比特流通过下载器直接下载到亿门级fpga测试硬件中，并对输入端口施加测试激励，判断输出端口的输出结果是否与输入端口施加的测试激励一致，如果一致，则说明基于tcl命令行设计的亿门级fpga互连线测试设计结构完整、功能正常，遍历的互连线无缺陷故障；反之，则说明遍历的互连线存在故障。
40、本专利技术与现有技术相比，具有如下有益效果：
41、1、本方法首次提出了基本文档来自技高网...
【技术保护点】
1.一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，包括如下步骤：
2.如权利要求1所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S1具体为：打开TCL命令行执行窗口，键入TCL命令伪代码：
3.如权利要求2所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S2具体为：键入TCL命令伪代码：
4.如权利要求3所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，创建的输入端口包含电平、是否上下拉以及输入输出信息，用作亿门级FPGA互连线测试的输入激励信号施加；创建的输出端口包含电平、驱动能力大小以及输入输出信息，用作互连线测试的输出结果检测。
5.如权利要求4所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S3具体为：键入TCL命令伪代码：
6.如权利要求5所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S4具体为：键入TCL命令伪代码：
7.如权利要求6所述
8.如权利要求6所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S5具体为：键入TCL命令伪代码：
9.如权利要求8所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，将全局的互连线网络全部串联，形成一条从输入端口到输出端口、并经过互连网络1、互连线1、中继单元、互连网络2、互连线2的通路，用于后续测试比特流的生成和测试验证。
10.如权利要求9所述的一种基于TCL命令行的亿门级FPGA互连线测试方法，其特征在于，所述步骤S7具体为：
...【技术特征摘要】
1.一种基于tcl命令行的亿门级fpga互连线测试方法，其特征在于，包括如下步骤：
2.如权利要求1所述的一种基于tcl命令行的亿门级fpga互连线测试方法，其特征在于，所述步骤s1具体为：打开tcl命令行执行窗口，键入tcl命令伪代码：
3.如权利要求2所述的一种基于tcl命令行的亿门级fpga互连线测试方法，其特征在于，所述步骤s2具体为：键入tcl命令伪代码：
4.如权利要求3所述的一种基于tcl命令行的亿门级fpga互连线测试方法，其特征在于，创建的输入端口包含电平、是否上下拉以及输入输出信息，用作亿门级fpga互连线测试的输入激励信号施加；创建的输出端口包含电平、驱动能力大小以及输入输出信息，用作互连线测试的输出结果检测。
5.如权利要求4所述的一种基于tcl命令行的亿门级fpga互连线测试方法，其特征在于，所述步骤s3具体为：键入tcl命令伪代码：
6.如权利要求5所述的一种基于...
【专利技术属性】
技术研发人员：林晓会，宋国栋，解维坤，季伟伟，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。