半导体装置制造方法及图纸

本发明专利技术提供半导体装置，n<supgt;+</supgt;型源区(4)、低浓度区(5)以及p<supgt;++</supgt;型接触区(6)分别选择性地设置于半导体基板(30)的正面的表面区，并与源极电极接触。n<supgt;+</supgt;型源区(4)和低浓度区(5)在沟槽(7)的侧壁与栅极绝缘膜(8)接触，并在深度方向(Z)上与p型基区的沟道部分邻接。p<supgt;++</supgt;型接触区(6)与沟槽(7)分开地配置。由成为p型基区的外延层(33)的表面区中的未形成n<supgt;+</supgt;型源区(4)和p<supgt;++</supgt;型接触区(6)而残留的部分构成n<supgt;‑</supgt;型或p<supgt;‑</supgt;型的低浓度区(5)。低浓度区(5)沿沟槽(7)的侧壁周期性地配置在p<supgt;++</supgt;型接触区(6)与沟槽(7)之间。通过设为这样的结构，能够在不增加工序数量的情况下增大短路耐量。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种半导体装置。

技术介绍

1、以往，在mosfet(metal oxide semiconductor field effect transistor：具备由金属-氧化膜-半导体这三层结构构成的绝缘栅的mos型场效应晶体管)中，为了抑制短路电流，以使饱和电流值变小的方式进行最优设计。短路电流是在负载短路时、桥臂短路时流通的漏极-源极间电流，成为超过额定电流的大电流。饱和电流值是指依赖于栅极-源极间电压而确定的漏极-源极间电流的饱和值。

2、通常，通过在p型基区的形成有沟道(n型的反型层)的部分配置p型杂质浓度比p型基区的p型杂质浓度低的p-型低浓度区而使沟道易于夹断，从而缩短直到漏极-源极间电流被切断为止的时间，将饱和电流值设定得较小。另外，利用在导通状态时在漏极-源极间流通的漂移电流的电流路径上与沟道邻接地形成的n型的jfet(junction fet：结型场效应管)区的形状和/或杂质浓度梯度，将饱和电流值设定得较小。

3、利用jfet区的形状是指，以使jfet区的宽度(漂移电流的电流路径的一部分路径的宽度)变窄的本文档来自技高网...

【技术保护点】

1.一种半导体装置，其特征在于，具备：

2.根据权利要求1所述的半导体装置，其特征在于，

3.根据权利要求1所述的半导体装置，其特征在于，

4.根据权利要求1所述的半导体装置，其特征在于，

5.根据权利要求1所述的半导体装置，其特征在于，

6.根据权利要求1所述的半导体装置，其特征在于，

7.根据权利要求1所述的半导体装置，其特征在于，

8.根据权利要求1所述的半导体装置，其特征在于，

9.根据权利要求8所述的半导体装置，其特征在于，

10.根据权利要求1所述的半导体装置，其特征在...

【技术特征摘要】
【国外来华专利技术】

1.一种半导体装置，其特征在于，具备：

2.根据权利要求1所述的半导体装置，其特征在于，

3.根据权利要求1所述的半导体装置，其特征在于，

4.根据权利要求1所述的半导体装置，其特征在于，

5.根据权利要求1所述的半导体装置，其特征在于，

...

【专利技术属性】
技术研发人员：木下明将，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：