保形的氮化钛硅基薄膜及其形成方法技术

所公开的技术总体上涉及形成氮化钛基薄膜，且更特别来说，涉及保形且平滑的氮化钛基薄膜及其形成方法。在一个方面，形成包括TiSiN的扩散阻挡物的方法包括使半导体衬底暴露于与一个或多个第二沉积阶段交替的一个或多个第一沉积阶段。使所述半导体衬底暴露于所述一个或多个第一沉积阶段包括使所述半导体衬底交替地暴露于钛(Ti)前体及氮(N)前体。使所述半导体衬底暴露于所述一个或多个第二沉积阶段包括使所述半导体衬底依次暴露于所述Ti前体及硅(Si)前体，而在其间未介入暴露于所述N前体，接着使所述半导体衬底暴露于所述N前体。

【技术实现步骤摘要】
【国外来华专利技术】

所公开的技术总体上涉及形成氮化钛基薄膜，且更特别来说，涉及保形且平滑的氮化钛基薄膜。相关技术的描述基于氮化钛(tin)的薄膜已被广泛用于集成电路(ic)中的各种结构的制造。例如，tin已用于扩散阻挡物(diffusion barriers)、各种电极及金属化结构。tin在ic制造中的此广泛使用可归因于其结构、热及电性质。随着各种ic结构的尺寸缩小，tin形成于具有越来越小的尺寸及复杂拓扑的特征物上。例如，随着技术节点按比例调整到10nm节点且甚至更小，需要可保形地加衬里于具有小到几纳米的尺寸的高纵横比沟槽及通孔的薄膜(例如，扩散阻挡物)。尽管在ic产业中已使用技术诸如物理气相沉积(pvd)及化学气相沉积(cvd)来形成tin扩散阻挡物，但对将沉积于较小沟槽或通孔中的tin膜的保形性的增加需求可最终限制其使用。另一方面，虽然已证实原子层沉积(ald)用于tin膜的保形沉积，但膜的一些电性质(例如，电导率)及物理性质(例如，表面粗糙度)相较于使用其他方法诸如物理气相沉积(pvd)形成的tin膜可能较差。因此，需要用于形成用于ic制造中的相对于通过例如pvd及cvd形成的tin膜具有优本文档来自技高网...

【技术保护点】

1.一种形成包括TiSiN的扩散阻挡物的方法，所述方法包括：

2.根据权利要求1所述的方法，其中，使所述半导体衬底暴露于所述第一沉积阶段包括使所述半导体衬底暴露于作为所述第一沉积阶段的每一个的最后前体的所述N前体。

3.根据权利要求2所述的方法，其中，使所述半导体衬底暴露于所述第二沉积阶段包括使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的第一前体的所述Ti前体。

4.根据权利要求3所述的方法，其中，使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的所述第一前体的所述Ti前体紧接在使所述半导体衬底暴露于作为紧接在前的第一沉积阶段的所述最后前体的所...

【技术特征摘要】
【国外来华专利技术】

1.一种形成包括tisin的扩散阻挡物的方法，所述方法包括：

2.根据权利要求1所述的方法，其中，使所述半导体衬底暴露于所述第一沉积阶段包括使所述半导体衬底暴露于作为所述第一沉积阶段的每一个的最后前体的所述n前体。

3.根据权利要求2所述的方法，其中，使所述半导体衬底暴露于所述第二沉积阶段包括使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的第一前体的所述ti前体。

4.根据权利要求3所述的方法，其中，使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的所述第一前体的所述ti前体紧接在使所述半导体衬底暴露于作为紧接在前的第一沉积阶段的所述最后前体的所述n前体之后，而未介入暴露于任何其他前体。

5.根据权利要求4所述的方法，其中，在所述一个或多个第二沉积阶段期间使所述半导体暴露于所述ti前体、所述si前体及所述n前体中的一者或多者包括使所述半导体衬底的表面欠饱和。

6.根据权利要求1所述的方法，其中，所述方法在不借助于等离子体的情况下进行。

7.根据权利要求6所述的方法，其中，使所述半导体衬底暴露于所述一个或多个第一沉积阶段及所述一个或多个第二沉积阶段包括在反应室中大于1托的压力下暴露。

8.根据权利要求1所述的方法，其中，在所述第二沉积阶段中使所述半导体衬底暴露于所述si前体及使所述半导体衬底暴露于所述ti前体的暴露时间的比率是在2与130之间。

9.根据权利要求1所述的方法，其中，在所述第二沉积阶段中使所述半导体衬底暴露于所述ti前体及在所述第一沉积阶段中使所述半导体衬底暴露于所述ti前体的暴露时间的比率是在3与34之间。

10.根据权利要求1所述的方法，其中，在所述第二沉积阶段中使所述半导体衬底暴露于所述n前体及在所述第一沉积阶段中使所述半导体衬底暴露于所述n前体的暴露时间的比率是在5与50之间。

11.一种形成包括tisin的扩散阻挡物的方法，所述方法包括：

12.根据权利要求11所述的方法，其中，所述方法在不借助于等离子体的情况下进行。

13.根据权利要求12所述的方法，其中，使所述半导体衬底暴露于所述一个或多个第一沉积阶段及所述一个或多个第二沉积阶段包括在反应室中大于1托的压力下暴露。

14.根据权利要求11所述的方法，其中，使所述半导体衬底暴露于所述第一沉积阶段包括使所述半导体衬底暴露于作为所述第一沉积阶段的每一个的最后前体的所述n前体。

15.根据权利要求14所述的方法，其中，使所述半导体衬底暴露于所述第二沉积阶段包括使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的第一前体的所述ti前体。

16.根据权利要求15所述的方法，其中，使所述半导体衬底暴露于作为所述第二沉积阶段的每一个的所述第一前体的所述ti前体紧接在使所述半导体衬底暴露于作为紧接在前的第一沉积阶段的所述最后前体的所述n前体之后，而未介入暴露于任何其他前体。

17.根据权利要求16所述的方法，其中，在所述一个或多个第二沉积阶段期间使所述半导体暴露于所述ti前体、所述si前体及所述n前体中的一者或多者包括使所述半导体衬底的表面欠饱和。

18.根据权利要求17所述的方法，其中，在所述一个或多个第二沉积阶段期间使所述半导体暴露于所述ti前体、所述si前体及所述n前体中的一者或多者包括使所述半导体衬底的表面欠饱和。

19.根据权利要求11所述的方法，其中，所述半导体衬底包括具有超过50的纵横比的开口，并且其中，形成所述扩散阻挡物包括加衬里于所述开口的表面，使得形成于所述开口的高度的下25％与所述开口的所述高度的上25％上的所述扩散阻挡物的厚度的比率超过0.9。

【专利技术属性】
技术研发人员：金海英，赵贤哲，阿吉特·达赫姆汗，本森·B·尼，
申请(专利权)人：尤金纳斯股份有限公司，
类型：发明
国别省市：