System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,特别是涉及一种半导体结构的制备方法及半导体结构。
技术介绍
1、随着半导体技术的发展,出现了绝缘体上硅(silicon on insulator,soi)晶圆。soi晶圆因其特殊的结构性能以及和传统工艺良好的兼容性,在航空航天,射频,通讯领域等被广泛运用。
2、相关技术中,半导体器件都是基于单一的fdsoi晶圆、pdsoi晶圆,或者本体硅(bulk)晶圆进行实现的,因此相关技术中的绝缘体上硅晶圆的应用较为单一,受到的局限性很大。
技术实现思路
1、基于此,有必要针对相关技术中的绝缘体上硅晶圆的应用较为单一的问题提供一种半导体结构的制备方法及半导体结构。
2、第一方面,本专利技术提供了一种半导体结构的制备方法,包括:
3、提供绝缘体上硅晶圆;所述绝缘体上硅晶圆包括沿第一方向依次叠置的底层硅、埋氧层以及顶层硅;所述绝缘体上硅晶圆沿第二方向分为第一区域、第二区域及第三区域,所述第一方向与所述第二方向相交;
4、去除位于所述第二区域的部分所述顶层硅,以使得位于所述第二区域的所述顶层硅的厚度小于位于所述第一区域的所述顶层硅的厚度;
5、于所述顶层硅的上表面形成覆盖层;位于所述第二区域的所述覆盖层的厚度大于位于所述第一区域的所述覆盖层的厚度;
6、于所述第一区域、所述第二区域以及所述第三区域内形成多个沿所述第二方向间隔排布的浅沟槽隔离结构;
7、去除位于所述第二区域的部分所述覆盖层以及部分
8、去除所述覆盖层,并去除位于所述第三区域所述顶层硅、所述埋氧层以及部分所述浅沟槽隔离结构,以暴露出所述第三区域的所述底层硅的上表面。
9、上述半导体结构的制备方法,通过提供绝缘体上硅晶圆;所述绝缘体上硅晶圆包括沿第一方向依次叠置的底层硅、埋氧层以及顶层硅;所述绝缘体上硅晶圆沿第二方向分为第一区域、第二区域及第三区域,所述第一方向与所述第二方向相交;去除位于所述第二区域的部分所述顶层硅,以使得位于所述第二区域的所述顶层硅的厚度小于位于所述第一区域的所述顶层硅的厚度;于所述顶层硅的上表面形成覆盖层;位于所述第二区域的所述覆盖层的厚度大于位于所述第一区域的所述覆盖层的厚度;于所述第一区域、所述第二区域以及所述第三区域内形成多个沿所述第二方向间隔排布的浅沟槽隔离结构;去除位于所述第二区域的部分所述覆盖层以及部分所述浅沟槽隔离结构,以使位于所述第一区域的所述覆盖层和位于所述第二区域的所述覆盖层形成台阶;去除所述覆盖层,并去除位于所述第三区域所述顶层硅、所述埋氧层以及部分所述浅沟槽隔离结构,以暴露出所述第三区域的所述底层硅的上表面。由于能够在同一块绝缘体上硅晶圆上形成结构不同的第一区域、第二区域以及第三区域,从而能够满足不同器件的制备需求,从而能够提高绝缘体上硅晶圆应用的多样性。
10、在其中一个实施例中,所述于所述第一区域以及所述第二区域内形成多个沿所述第二方向间隔排布的浅沟槽隔离结构,包括:
11、对所述绝缘体上硅晶圆以及所述覆盖层进行刻蚀,以于所述第一区域以及所述第二区域内形成多个沿所述第二方向间隔排布的浅沟槽,所述浅沟槽沿所述第一方向依次贯穿所述覆盖层、所述顶层硅以及所述埋氧层,且所述浅沟槽的槽底位于所述底层硅内;
12、于所述浅沟槽内填充隔离材料层以构成所述浅沟槽隔离结构;所述隔离材料层的上表面与所述覆盖层的上表面相齐平。
13、在其中一个实施例中,所述于所述顶层硅的上表面形成覆盖层,包括:
14、采用沉积工艺于所述顶层硅的上表面沉积第一覆盖层;
15、采用无阻挡式干法刻蚀工艺刻蚀所述第一覆盖层,以去除位于所述第一区域的所述第一覆盖层,并使得位于所述第二区域的所述覆盖层的上表面与所述第一区域的所述顶层硅的上表面相齐平;
16、对所述第一区域的所述顶层硅的上表面进行氧化处理,以形成氧化层;
17、于所述氧化层的上表面以及所述第一覆盖层的上表面形成第二覆盖层,所述第一覆盖层以及所述第二覆盖层共同构成所述覆盖层。
18、在其中一个实施例中,所述于所述顶层硅的上表面形成覆盖层,包括:
19、对所述顶层硅的上表面进行氧化处理,以形成氧化层;
20、采用沉积工艺于所述氧化层的上表面沉积覆盖层。
21、在其中一个实施例中,所述去除位于所述第二区域的部分所述覆盖层以及部分所述浅沟槽隔离结构,包括:
22、于所述第一区域的所述覆盖层之上形成第一图形化光刻胶层,所述第一图形化光刻胶层具有第一开口,所述第一开口暴露出所述第二区域的所述覆盖层的上表面;
23、基于所述第一开口去除位于所述第二区域的部分所述覆盖层以及部分所述浅沟槽隔离结构。
24、在其中一个实施例中,去除所述覆盖层,并去除位于所述第三区域所述顶层硅、所述埋氧层以及部分所述浅沟槽隔离结构,以暴露出所述第三区域的所述底层硅的上表面,包括:
25、于所述第一区域和所述第二区域的所述覆盖层之上形成第二图形化光刻胶层,所述第二图形化光刻胶层具有第二开口,所述第二开口暴露出所述第三区域的所述覆盖层的上表面;
26、基于所述第二开口依次去除位于所述第三区域的所述覆盖层、所述顶层硅、所述埋氧层以及部分所述浅沟槽隔离结构,以暴露出位于所述第三区域的所述底层硅的上表面;
27、去除所述第二图形化光刻胶层;
28、去除位于所述第一区域和所述第二区域的所述覆盖层。
29、在其中一个实施例中,所述去除位于所述第二区域的部分所述顶层硅之前,所述方法还包括:
30、于所述顶层硅的上表面形成外延层。
31、在其中一个实施例中,所述方法还包括:
32、分别于所述第一区域、所述第二区域以及所述第三区域对应形成部分耗尽型器件、全耗尽型器件以及本体硅器件。
33、第二方面,本专利技术还提供了一种半导体结构,半导体结构沿第二方向分为第一区域、第二区域以及第三区域,所述半导体结构包括:底层硅,位于所述第一区域、所述第二区域及所述第三区域内;埋氧层,位于所述第一区域及所述第二区域的所述底层硅之上;顶层硅,位于所述第一区域及所述第二区域的所述埋氧层之上,且所述第二区域的所述顶层硅的厚度小于所述第一区域的所述顶层硅的厚度;多个浅沟槽隔离结构,沿所述第二方向间隔分布于所述第一区域、所述第二区域以及所述第三区域内,且沿第一方向依次贯穿所述顶层硅以及所述埋氧层,且所述浅沟槽隔离结构的槽底位于所述底层硅内,所述第一方向与所述第二方向相交;其中,所述浅沟槽隔离结构的上表面外露于所述顶层硅的上表面。
34、上述半导体结构沿第二方向分为第一区域、第二区域以及第三区域,所述半导体结构包括:底层硅,位于所述第一区域、所述第二区域及所述第三区域内;埋氧层,位于所本文档来自技高网...
【技术保护点】
1.一种半导体结构的制备方法,其特征在于,包括:
2.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述第一区域以及所述第二区域内形成多个沿所述第二方向间隔排布的浅沟槽隔离结构,包括:
3.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述顶层硅的上表面形成覆盖层,包括:
4.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述顶层硅的上表面形成覆盖层,包括:
5.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述去除位于所述第二区域的部分所述覆盖层以及部分所述浅沟槽隔离结构,包括:
6.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述去除所述覆盖层,并去除位于所述第三区域所述顶层硅、所述埋氧层以及部分所述浅沟槽隔离结构,以暴露出所述第三区域的所述底层硅的上表面,包括:
7.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述去除位于所述第二区域的部分所述顶层硅之前,所述方法还包括:
8.根据权利要求1所述的半导体结构的制备方法,其特
9.一种半导体结构,其特征在于,所述半导体结构沿第二方向分为第一区域、第二区域以及第三区域,所述半导体结构包括:
10.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括部分耗尽型器件、全耗尽型器件以及本体硅器件,所述部分耗尽型器件、所述全耗尽型器件以及所述本体硅器件分别对应位于所述第一区域、所述第二区域以及所述第三区域。
...【技术特征摘要】
1.一种半导体结构的制备方法,其特征在于,包括:
2.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述第一区域以及所述第二区域内形成多个沿所述第二方向间隔排布的浅沟槽隔离结构,包括:
3.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述顶层硅的上表面形成覆盖层,包括:
4.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述于所述顶层硅的上表面形成覆盖层,包括:
5.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述去除位于所述第二区域的部分所述覆盖层以及部分所述浅沟槽隔离结构,包括:
6.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述去除所述覆盖层,并去除位于所述第...
【专利技术属性】
技术研发人员:肖冲,
申请(专利权)人:湖北江城芯片中试服务有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。