System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于集成电路,具体涉及一种扩展计数型模数转换器的版图及芯片。
技术介绍
1、扩展计数型模数转换器是以sigma-delta adc为基础,再将sigma-delta转换后的残差进行扩展转换的一种模数转换器,主要包括两种转换阶段:sigma-delta转换阶段和循环型adc转换阶段。为减小电路版图面积,这两种转换阶段具有共同的硬件,通过时钟电路控制以切换转换阶段,最终将这两种转换阶段的结果结合到一起即为最终的模数转换数据。
2、然而在两种转换阶段下及两种转换阶段的切换过程中,各个电路的组合方式以及信号传输形式完全不同,这就导致扩展计数型模数转换器内部的时序复杂,包含了大量时钟信号,且在时钟信号的传输过程中普遍存在延迟,导致各区域工作不同步。同时在扩展计数型模数转换器中还存在电源信号、地信号、数字信号以及模拟信号之间的干扰,尤其是混合电路中的逻辑电路与其他电路之间的延迟与误差,降低了扩展计数型模数转换器的信号稳定性和可靠性。因此,需要一种具有高信号稳定性和可靠性的扩展计数型模数转换器。
技术实现思路
1、为了解决现有技术中存在的上述问题,本专利技术提供了一种扩展计数型模数转换器的版图及芯片。本专利技术要解决的计数问题通过以下技术方案实现:
2、本专利技术提供了一种扩展计数型模数转换器的版图,包括:功能电路版图区和输入输出接口版图区;
3、所述输入输出接口版图区环绕包围所述功能电路版图区;
4、其中,所述功能电路版图区包括:电源管
5、所述电源管理电路版图区包括:第一区域、第二区域和第三区域,所述第一区域、所述第二区域和所述第三区域沿第一方向依次连接;
6、所述第一区域沿第一方向设置于所述输入输出接口版图区和所述混合信号电路版图区之间;
7、所述第二区域沿第二方向设置于所述输入输出接口版图区和所述混合信号电路版图区之间;
8、所述第三区域沿所述第一方向设置于所述混合信号电路版图区和所述输入输出接口版图区之间;所述第三区域沿所述第二方向设置于所述输入输出接口版图区和所述数字信号电路版图区之间;
9、所述第一方向与所述第二方向互相垂直;
10、所述数字信号电路版图区沿所述第一方向设置于所述混合信号电路版图区和所述输入输出接口版图区之间。
11、在本专利技术的一个实施例中,所述数字信号电路版图区包括:数字信号处理电路版图区和数字信号驱动电路版图区;
12、其中,所述数字信号处理电路版图区与所述数字信号驱动电路版图区沿所述第一方向依次连接。
13、在本专利技术的一个实施例中,所述混合信号电路版图区包括:电容阵列电路版图区、逻辑控制电路版图区、时钟产生电路版图区、开关电容运算放大器电路版图区和量化器电路版图区;
14、其中,所述电容阵列电路版图区与所述输入输出接口版图区相邻;
15、所述逻辑控制电路版图区沿所述第二方向设置于所述时钟产生电路版图区和所述电容阵列电路版图区之间;
16、所述时钟产生电路版图区、所述开关电容运算放大器电路版图区和所述量化器电路版图区沿所述第一方向依次连接。
17、在本专利技术的一个实施例中,所述逻辑控制电路版图区与所述电容阵列电路版图区、所述时钟产生电路版图区、所述开关电容运算放大器电路版图区和所述量化器电路版图区均相邻。
18、在本专利技术的一个实施例中,所述时钟产生电路版图区包括:两相不交叠时钟产生电路和时钟逻辑产生电路;
19、所述两相不交叠时钟产生电路和时钟逻辑产生电路分别连接所述电容阵列电路版图区、所述逻辑控制电路版图区、所述时钟产生电路版图区、所述开关电容运算放大器电路版图区和所述量化器电路版图区。
20、在本专利技术的一个实施例中,所述输入输出接口版图区包括:两个静态数字信号通道接口版图区、一个动态数字信号通道接口版图区、四个电源和地信号接口版图区和两个模拟信号通道接口版图区;
21、其中,所述两个静态数字信号通道接口版图区分别位于所述功能电路版图区的第一侧和第二侧;
22、所述动态数字信号通道接口版图区位于所述功能电路版图区的第三侧;
23、所述四个电源和地信号接口版图区分别位于所述输入输出接口版图区的四角;
24、所述两个模拟信号通道接口版图区分别位于所述功能电路版图区的第三侧和第四侧,所述第一侧、所述第二侧、所述第三侧和所述第四侧呈环形且依次相邻设置,位于所述第三侧的所述模拟信号通道接口版图区位于所述电源和地信号接口版图区和所述动态数字信号通道接口版图区之间。
25、在本专利技术的一个实施例中,所述静态数字信号通道接口版图区和所述模拟信号通道接口版图区中分别设置有静电防护电路。
26、在本专利技术的一个实施例中,所述功能电路版图区和输入输出接口版图区外均有双层隔离环。
27、本专利技术还提供了一种扩展计数型模数转换器芯片,采用扩展计数型模数转换器的版图。
28、在本专利技术的一个实施例中,所述芯片包括:由下至上层叠设置六层金属层。
29、与现有技术相比,本专利技术的有益效果在于:
30、本专利技术的扩展计数型模数转换器的版图,输入输出接口版图区环绕包围功能电路版图区,功能电路版图区中,电源管理电路版图区将混合信号版图区半包围,以使将电源信号经过电源管理电路版图区隔离后再进入数字信号电路版图区和混合信号电路版图区,电源更加稳定,电流的流向为同一方向,避免产生多余的环路电流,保证了扩展计数模数转换器在两种工作阶段及切换阶段信号均不受电源与地信号的影响。同时,混合信号电路版图区将数字信号电路版图区半包围,保证了模拟信号的精度不会收到数字信号的影响,提高了模数转换器的性能和可靠性。
31、本专利技术的混合信号电路版图区设置于功能电路版图区的中间位置,保证了逻辑控制电路版图区与混合信号版图区内的其余电路版图区均有大面积相连,在两种工作阶段下,混合电路版图区内部的各个电路版图区及其组合均以较短的距离传输信号,有利于信号的隔离与保护,提高了扩展计数模数转换器的性能及可靠性。
32、本专利技术的输入输出接口版图区,将静态数字信号通道接口与动态数字信号通道接口隔离,避免了动态信号与静态信号相互转化时带来的耦合影响。同时,通过合理设置输入输出接口版图区中的电路版图,减小了芯片版图的面积。
33、上述说明仅是本专利技术技术方案的概述,为了能够更清楚了解本专利技术的技术手段,而可依照说明书的内容予以实施,并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
本文档来自技高网...【技术保护点】
1.一种扩展计数型模数转换器的版图,其特征在于,包括:功能电路版图区(100)和输入输出接口版图区(200);
2.根据权利要求1所述的扩展计数型模数转换器的版图,其特征在于,所述数字信号电路版图区(120)包括:数字信号处理电路版图区(121)和数字信号驱动电路版图区(122);
3.根据权利要求2所述的扩展计数型模数转换器的版图,其特征在于,所述混合信号电路版图区(130)包括:电容阵列电路版图区(131)、逻辑控制电路版图区(132)、时钟产生电路版图区(133)、开关电容运算放大器电路版图区(134)和量化器电路版图区(135);
4.根据权利要求3所述的扩展计数型模数转换器的版图,其特征在于,所述逻辑控制电路版图区(132)与所述电容阵列电路版图区(131)、所述时钟产生电路版图区(133)、所述开关电容运算放大器电路版图区(134)和所述量化器电路版图区(135)均相邻。
5.根据权利要求3所述的扩展计数型模数转换器的版图,其特征在于,所述时钟产生电路版图区(133)包括:两相不交叠时钟产生电路和时钟逻辑产生电路;
>6.根据权利要求4所述的扩展计数型模数转换器的版图,其特征在于,所述输入输出接口版图区(200)包括:两个静态数字信号通道接口版图区(210)、一个动态数字信号通道接口版图区(220)、四个电源和地信号接口版图区(230)和两个模拟信号通道接口版图区(240);
7.根据权利要求6所述的扩展计数型模数转换器的版图,其特征在于,所述静态数字信号通道接口版图区(210)和所述模拟信号通道接口版图区(240)中分别设置有静电防护电路。
8.根据权利要求1所述的扩展计数型模数转换器的版图,其特征在于,所述功能电路版图区(100)和输入输出接口版图区(200)外均有双层隔离环。
9.一种扩展计数型模数转换器芯片,其特征在于,采用权利要求1~8任一项所述的扩展计数型模数转换器的版图。
10.根据权利要求9所述的扩展计数型模数转换器芯片,其特征在于,所述芯片包括:由下至上层叠设置六层金属层。
...【技术特征摘要】
1.一种扩展计数型模数转换器的版图,其特征在于,包括:功能电路版图区(100)和输入输出接口版图区(200);
2.根据权利要求1所述的扩展计数型模数转换器的版图,其特征在于,所述数字信号电路版图区(120)包括:数字信号处理电路版图区(121)和数字信号驱动电路版图区(122);
3.根据权利要求2所述的扩展计数型模数转换器的版图,其特征在于,所述混合信号电路版图区(130)包括:电容阵列电路版图区(131)、逻辑控制电路版图区(132)、时钟产生电路版图区(133)、开关电容运算放大器电路版图区(134)和量化器电路版图区(135);
4.根据权利要求3所述的扩展计数型模数转换器的版图,其特征在于,所述逻辑控制电路版图区(132)与所述电容阵列电路版图区(131)、所述时钟产生电路版图区(133)、所述开关电容运算放大器电路版图区(134)和所述量化器电路版图区(135)均相邻。
5.根据权利要求3所述的扩展计数型模数转换器的版图,其特征在于,所述时钟产生...
【专利技术属性】
技术研发人员:苏振,翟世奇,段宝兴,肖鹏,
申请(专利权)人:西安电子科技大学芜湖研究院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。