一种多核异构芯片的低功耗控制方法及系统技术方案

本发明专利技术公开了一种多核异构芯片的低功耗控制方法及系统，涉及芯片功耗调节技术领域，包括：获取多核异构芯片的实时运行数据；构建理论最优的最低功耗平衡目标函数，确定理论最低功耗；根据使用需求更改芯片状态，通过智能调节模块进行调节；根据使用过程中用户的需求和实际功耗与理论最低功耗的比值进行反馈调节

【技术实现步骤摘要】
一种多核异构芯片的低功耗控制方法及系统


[0001]本专利技术涉及芯片功耗调节
，具体为一种多核异构芯片的低功耗控制方法及系统
。

技术介绍

[0002]随着计算需求的不断增长和能源效率的重要性日益凸显，多核异构芯片已成为现代计算设备的核心组成部分
。
这些芯片集成了不同类型的处理核心，例如高性能核心
、
能效优化核心等，以实现更高的性能和更低的功耗
。
[0003]随着计算需求的不断增长和能源效率的重要性日益凸显，多核异构芯片已成为现代计算设备的核心组成部分
。
这些芯片集成了不同类型的处理核心，例如高性能核心
、
能效优化核心等，以实现更高的性能和更低的功耗
。
[0004]现有的低功耗控制方法通常是静态的，不能适应不断变化的工作负载和环境条件
。
例如，当工作负载突然增加时，静态策略可能无法及时调整功耗，导致性能下降
。
反之，当工作负载减少时，静态策略可能无法及时降低功耗，导致能源浪费
。
这种缺乏灵活性限制了现有技术在复杂和动态环境中的应用
。
[0005]额外功耗的增加主要体现在温度上，现有的温度调节技术通常为物理降温，不设计对芯片内部的核心进行调节，这可能导致某些核心过热，而其他核心则未充分利用
。
减少芯片的使用寿命
。
[0006]现有的多核以后芯片低功耗控制方法可能未充分考虑用户的实际需求和使用场景
。
例如，现有方法可能未能充分考虑用户对性能和能效的不同需求和期望，导致系统的能效和用户满意度不佳
。
[0007]因此，亟需一种多核异构芯片的低功耗控制方法及系统
。

技术实现思路

[0008]鉴于上述存在的问题，提出了本专利技术
。
[0009]因此，本专利技术解决的技术问题是：现有的多核异构芯片的低功耗控制方法存在灵活性差，利用率低，未考虑用户需求，以及如何进行内部控制降温的优化问题
。
[0010]为解决上述技术问题，本专利技术提供如下技术方案：一种多核异构芯片的低功耗控制方法，包括：获取多核异构芯片的实时运行数据；构建理论最优的最低功耗平衡目标函数，确定理论最低功耗；根据使用需求更改芯片状态，通过智能调节模块进行调节；根据使用过程中用户的需求和实际功耗与理论最低功耗的比值进行反馈调节
。
[0011]作为本专利技术所述的多核异构芯片的低功耗控制方法的一种优选方案，其中：所述多核异构芯片的实时运行数据包括核心工作负载
、
工作频率
、
电压
、
温度以及数据传输量
。
[0012]作为本专利技术所述的多核异构芯片的低功耗控制方法的一种优选方案，其中：所述构建理论最优的最低功耗平衡目标函数包括计算单核功耗
、
核心间交互功耗以及温度功耗并确定最优的最低功耗平衡目标函数，确定理论最低功耗，表示为：
[0013][0014]φ
(x
i
，
x
i+1
)
＝
d
sc
*c
i
，
i+1
+d
st
*s
i
，
i+1
；
[0015]θ
(T)
＝
T*(a
tw
*T+k
tw
)
；
[0016][0017]其中，
ψ
(x
i
)
表示功耗函数，
a
fw
表示频率与功耗之间的二次关系的比例因子，
f
i
为单核工作频率，
d
s
表示单个工作的总功耗占比，
w
i
表示工作负载，
k
uw
表示电压与功耗之间的线性关系的比例因子，
V
i
表示供电电压，
φ
(x
i
，
x
i+1
)
表示交互功耗函数，
d
sc
表示单次数据传输操作的总功耗占比，
c
i
，
i+1
表示数据通信量，
d
st
表示单核之间同步操作的总功耗占比，
s
i
，
i+1
表示核心之间的同步操作数量，
T
表示芯片温度，
a
tw
表示温度对功耗的二次影响系数，
k
tw
表示温度对功耗的线性影响系数，
α
i
、
β
以及
γ
表示权重系数，芯片的初始策略为最低功率策略
。
[0018]作为本专利技术所述的多核异构芯片的低功耗控制方法的一种优选方案，其中：所述根据使用需求更改芯片状态包括当用户的使用需求为超频工作时，智能调节模块将高性能单核平均划分为高温超频核心和低温低耗核心，工作负载超过预设阈值时且用户打开超频模式时，开启超频状态，超频状态下，智能调节模块将目标高工作负载任务分配至高温超频核心，当目标高工作负载任务完成过半时，相邻的高温超频核心和低温低耗核心进行工作互换，低温低耗核心进入高温超频状态，并根据理论最优的能源效率平衡目标函数进行超频动态低功耗优化；当客户使用需求为低性能待机时，智能调节模块将高性能单核划分为低温低耗核心和待机核心，保留全部能效优化核心的工作状态，并启动自适应冷却优化策略，开启低耗待机状态，当目标低工作负载任务完成过半时，低温低耗核心进入低耗待机状态，智能调节模块将剩余任务分配给待机核心低温低耗核心转为待机核心
。
[0019]作为本专利技术所述的多核异构芯片的低功耗控制方法的一种优选方案，其中：所述超频低功耗优化表示为：
[0020][0021][0022]P
TOTAL
(f
，
L
，
T
HTOC
，
T
LTLC
，
t)
＝
P
HTOC
(f
，
L
，
T
HTOC
，
t)+P
LTLC
(f
，
L
，
T
LTLC
，
t)
；
[0023]P
LTLC
(f
，
L
，
T
HTOC
，
T
LTLC
，
t)
；
[0024]P
HTOC
(f
，
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种多核异构芯片的低功耗控制方法，其特征在于，包括：获取多核异构芯片的实时运行数据；构建理论最优的最低功耗平衡目标函数，确定理论最低功耗；根据使用需求更改芯片状态，通过智能调节模块进行调节；根据使用过程中用户的需求和实际功耗与理论最低功耗的比值进行反馈调节
。2.
如权利要求1所述的多核异构芯片的低功耗控制方法，其特征在于：所述多核异构芯片的实时运行数据包括核心工作负载
、
工作频率
、
电压
、
温度以及数据传输量
。3.
如权利要求2所述的多核异构芯片的低功耗控制方法，其特征在于：所述构建理论最优的最低功耗平衡目标函数包括计算单核功耗
、
核心间交互功耗以及温度功耗并确定最优的最低功耗平衡目标函数，确定理论最低功耗，表示为：
φ
(x
i
,x
i+1
)
＝
d
sc
*c
i,i+1
+d
st
*s
i,i+1
；
θ
(T)
＝
T*(a
tw
*T+k
tw
)
；其中，
ψ
(x
i
)
表示功耗函数，
a
fw
表示频率与功耗之间的二次关系的比例因子，
f
i
为单核工作频率，
d
s
表示单个工作的总功耗占比，
w
i
表示工作负载，
k
uw
表示电压与功耗之间的线性关系的比例因子，
v
i
表示供电电压，
φ
(x
i
,x
i+1
)
表示交互功耗函数，
d
sc
表示单次数据传输操作的总功耗占比，
c
i,i+1
表示数据通信量，
d
st
表示单核之间同步操作的总功耗占比，
s
i,i+1
表示核心之间的同步操作数量，
T
表示芯片温度，
a
tw
表示温度对功耗的二次影响系数，
k
tw
表示温度对功耗的线性影响系数，
α
i
、
β
以及
γ
表示权重系数，芯片的初始策略为最低功率策略
。4.
如权利要求3所述的多核异构芯片的低功耗控制方法，其特征在于：所述根据使用需求更改芯片状态包括当用户的使用需求为超频工作时，智能调节模块将高性能单核平均划分为高温超频核心和低温低耗核心，工作负载超过预设阈值时且用户打开超频模式时，开启超频状态，超频状态下，智能调节模块将目标高工作负载任务分配至高温超频核心，当目标高工作负载任务完成过半时，相邻的高温超频核心和低温低耗核心进行工作互换，低温低耗核心进入高温超频状态，并根据理论最优的能源效率平衡目标函数进行超频动态低功耗优化；当客户使用需求为低性能待机时，智能调节模块将高性能单核划分为低温低耗核心和待机核心，保留全部能效优化核心的工作状态，并启动自适应冷却优化策略，开启低耗待机状态，当目标低工作负载任务完成过半时，低温低耗核心进入低耗待机状态，智能调节模块将剩余任务分配给待机核心低温低耗核心转为待机核心
。5.
如权利要求4所述的多核异构芯片的低功耗控制方法，其特征在于：所述超频低功耗优化表示为：优化表示为：
P
TOTAL
(f
，
L
，
T
HTOC
，
T
LTLC
，
t)
＝
P
HTOC
(f
，
L
，
T
HTOC
，
t)+P
LTLC
(f

【专利技术属性】
技术研发人员：时志国，
申请(专利权)人：索罗克电子科技有限公司，
类型：发明
国别省市：