存储器的控制方法技术

本申请实施例公开了一种存储器的控制方法

【技术实现步骤摘要】
存储器的控制方法、存储器、片上系统及终端


[0001]本申请实施例涉及存储
，特别涉及一种存储器的控制方法
、
存储器
、
片上系统及终端
。

技术介绍

[0002]存储器是终端中必不可少的电子元件
。
目前手机上常见的存储器是低功耗双倍数据速率内存
(Low Power Double Data Rate SDRAM
，
LPDDR)
，比如4通道的
LPDDR。
[0003]相关技术中，存储器包含
x
条内存通道，
x
为偶数
。
当处理器无需读写存储器时，可以将
x
条内存通道对应的
x
个存储元件全部置为休眠状态，以达到省电的效果
。
[0004]但随着存储器中的内存通道数的增加，上述方式已无法满足一些场景下的省电需求
。

技术实现思路

[0005]本申请实施例提供了一种存储器的控制方法
、
存储器
、
片上系统及终端
。
所述技术方案如下：
[0006]一方面，本申请实施例提供了一种存储器的控制方法，所述方法由存储器执行，所述存储器包括
n
个存储元件，每个所述存储元件具有独立的片选总线，所述存储器包括：
[0007]在第一存储元件的片选总线上检测到第一控制信号的情况下，控制所述第一存储元件切换至空闲下电状态；
[0008]其中，所述第一存储元件是所述
n
个存储元件中的一部分存储元件，
n
为大于1的正整数
。
[0009]另一方面，本申请实施例提供了一种存储器的控制方法，所述方法由主设备执行，所述主设备用于控制存储器，所述存储器包括
n
个存储元件，每个所述存储元件具有独立的片选总线，所述方法包括：
[0010]向第一存储元件的片选总线输出第一控制信号，所述第一控制信号用于控制所述第一存储元件切换至空闲下电状态；
[0011]其中，所述第一存储元件是所述
n
个存储元件中的一部分存储元件，
n
为大于1的正整数
。
[0012]另一方面，本申请实施例提供了一种存储器，所述存储器用于实现如上述方面所述的存储器的控制方法
。
[0013]另一方面，本申请实施例提供了一种片上系统，所述片上系统包括：主设备
、
存储控制器以及存储器；
[0014]所述主设备通过主总线与所述存储控制器相连；
[0015]所述存储控制器通过物理层接口与所述存储器相连；
[0016]所述存储器用于实现如上述方面所述的存储器的控制方法，所述主设备用于实现如上述方面所述的存储器的控制方法
。
[0017]另一方面，本申请实施例提供了一种终端，所述终端中用于实现如上述方面所述的存储器的控制方法
。
[0018]本申请实施例提供了一种存储器的控制方法，通过每个存储元件上的片选总线独立地控制存储元件切换为空闲下电状态，实现了“存储元件粒度”的省电控制，相比于相关技术中“存储器粒度”的省电控制，能够在读写需求较小的情况下让一部分存储元件处于省电状态，而另一部分存储元件处于工作状态，在保证系统正常运行的情况下实现更为细粒度的精确控制，从而达到了更加优秀的节省功耗的效果
。
附图说明
[0019]图1示出了本申请一个示例性实施例提供的片上系统的结构示意图；
[0020]图2示出了本申请一个示例性实施例提供的存储器的结构示意图；
[0021]图3示出了本申请一个示例性实施例提供的存储器的结构示意图；
[0022]图4示出了本申请一个示例性实施例提供的8内存通道存储器的结构示意图；
[0023]图5示出了本申请一个示例性实施例提供的存储器的状态切换示意图；
[0024]图6示出了本申请一个示例性实施例提供的存储器中存储区域的划分示意图；
[0025]图7示出了本申请一个示例性实施例提供的存储器中存储区域的划分示意图；
[0026]图8示出了本申请一个示例性实施例提供的存储器的控制方法的流程示意图；
[0027]图9示出了本申请一个示例性实施例提供的存储器的控制方法的流程示意图；
[0028]图
10
示出了本申请一个示例性实施例提供的非性能模式下内存通道的状态示意图；
[0029]图
11
示出了本申请一个示例性实施例提供的性能模式下内存通道的状态示意图；
[0030]图
12
示出了本申请一个示例性实施例提供的退出性能模式下内存通道的状态示意图；
[0031]图
13
示出了本申请一个示例性实施例提供的8内存通道存储器的状态示意图；
[0032]图
14
示出了本申请一个示例性实施例提供的存储器中存储区域的划分示意图；
[0033]图
15
示出了本申请一个示例性实施例提供的终端的结构示意图
。
具体实施方式
[0034]为使本申请的目的
、
技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述
。
[0035]在本文中提及的“多个”是指两个或两个以上
。“和
/
或”，描述关联对象的关联关系，表示可以存在三种关系，例如，
A
和
/
或
B
，可以表示：单独存在
A
，同时存在
A
和
B
，单独存在
B
这三种情况
。
字符“/”一般表示前后关联对象是一种“或”的关系
。
[0036]相关技术中，存储器被设计为支持若干个内存通道，通常采用片选
(Chip Select
，
CS)
技术来进一步提高存储器的容量
(Density)。
[0037]示例性地，对于支持4条内存通道的存储器，该存储器中设置有8个存储元件，8个存储元件对应4条内存通道，即每条内存通道分别对应2个存储元件
。
数据读写过程中，基于片选信号从同一内存通道对应的2个存储元件中选取目标存储元件，进而对该目标存储元件进行数据读写
。
当需要节省功耗时，通常将4条内存通道的8个存储元件全部置为休眠状
态或空闲状态，影响存储器的性能
。
[0038]本申请实施例中，设计了一种支持
n
条内存通道的存储器，该存储器中的
n
个存储元件分别对应
n
条内存通道，每个存储元件具有独立的片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种存储器的控制方法，其特征在于，所述方法由存储器执行，所述存储器包括
n
个存储元件，每个所述存储元件具有独立的片选总线，所述方法包括：在第一存储元件的片选总线上检测到第一控制信号的情况下，控制所述第一存储元件切换至空闲下电状态；其中，所述第一存储元件是所述
n
个存储元件中的一部分存储元件，
n
为大于1的正整数
。2.
根据权利要求1所述的方法，其特征在于，所述
n
个所述存储元件被划分为至少两个存储区域；所述在第一存储元件的片选总线上检测到第一控制信号的情况下，控制所述第一存储元件处于空闲下电状态，包括：在属于第一存储区域的第一存储元件的片选总线上检测到所述第一控制信号的情况下，控制所述第一存储元件处于空闲下电状态；其中，所述第一存储区域是所述至少两个存储区域中的至少一个存储区域
。3.
根据权利要求2所述的方法，其特征在于，所述第一控制信号是主设备在退出性能模式下向所述存储器发送的；或，所述第一控制信号是所述主设备在进入功耗模式下向所述存储器发送的；或，所述第一控制信号是所述主设备在初始化阶段向所述存储器发送的
。4.
根据权利要求1至3任一所述的方法，其特征在于，所述方法还包括：在属于所述第一存储区域的第一存储元件的片选总线上检测到第二控制信号的情况下，控制所述第一存储元件从所述空闲下电状态切换至工作状态；其中，所述第二控制信号是主设备在进入所述性能模式下向所述存储器发送的
。5.
根据权利要求1至3任一所述的方法，其特征在于，所述方法还包括：在系统启动阶段中，将属于第二存储区域的存储元件初始化为空闲状态；其中，所述第二存储区域是所述至少两个存储区域中的至少一个存储区域
。6.
根据权利要求1至3任一所述的方法，其特征在于，所述
n
个存储元件是偶数个存储元件，所述第一存储元件是所述
n
个存储元件中的
n/2
个存储元件；或，所述第一存储元件是所述
n
个存储元件中的
n
‑
m
个存储元件，
m
为不大于
n
且不等于
n/2
的正整数
。7.
根据权利要求1至3任一所述的方法，其特征在于，所述存储器用于移动终端；或，所述存储器是采用叠层封装的动态随机存取存储器器件
。8.
一种存储器的控制方法，其特征在于，所述方法由主设备执行，所述主设备用于控制存储器，所述存储器包括
n
个存储元件，每个所述存储元件具有独立的片选总线，所述方法包括：向第一存储元件的片选总线输出第一控制信号，所述第一控制信号用于控制所述第一存储元件切换至空闲下电状态；其中，所述第一存储元件是所述
n
个存储元件中的一部分存储元件，
n
为大于1的正整数
。
9.
根据权利要求8所述的方法，其特征在于，所述
n
个所述存储元件被划分为至少两个存储区域；所述向第一存储元件的片选总线输出第一控制信号，包括：向属于第一存储区域的第...

【专利技术属性】
技术研发人员：刘卓睿，
申请(专利权)人：哲库科技上海有限公司，
类型：发明
国别省市：