用于芯片测试的插座组件以及芯片测试系统技术方案

本公开的实施例提供了用于芯片测试的插座组件以及芯片测试系统

【技术实现步骤摘要】
用于芯片测试的插座组件以及芯片测试系统


[0001]本公开主要涉及芯片测试
，更具体地，涉及用于芯片测试的插座组件以及包括该插座组件的芯片测试系统
。

技术介绍

[0002]芯片测试是在芯片制造期间或在制造后对芯片进行测试，以验证芯片的功能和性能，从而确保芯片的良品率
。
芯片测试过程中需要使用专门的设备或装置来完成芯片的测试
。
例如，可以提供芯片测试分选机
(handler)、
测试夹具或插座
(socket)
以及测试机
(tester)
等设备
。
在测试过程中，可以将芯片压到用于接纳芯片的测试夹具或插座
(socket)
上，以使芯片的焊球或引脚经由插座连接到测试机，从而利用测试机来对芯片的各种功能和性能进行测试
。
[0003]这些专门的设备或装置通常可以测试一批或多批芯片
。
如果测试过程中出现异常操作或者这些设备或装置的性能出现问题，可能会影响大量芯片的测试结果，甚至会造成很多芯片的损坏
。
然而，目前对于测试过程中的操作异常或者用于测试的设备或装置的异常，缺乏有效和实时的监测手段
。

技术实现思路

[0004]为了解决上述问题，本公开的实施例提供了一种用于芯片测试的改进插座组件以及包括该插座组件的芯片测试系统
。
[0005]在本公开的第一方面，提供了用于芯片测试的插座组件，该插座组件包括：第一本体；多个第一探针，穿过第一本体，多个第一探针适于在第一本体的第一表面处受到待测试芯片按压
、
并且在第一本体的第二表面处按压测试设备，以电连接待测试芯片和测试设备；以及压力感测装置，被布置为感测多个第一探针中的至少一部分第一探针所承受的压力
。
[0006]在本公开的方案中，通过在插座组件中设置压力感测装置，可以在芯片测试期间对待测试芯片所承受的压力进行实时监测，从而避免压力异常造成的质量事故
。
此外，借助于压力感测装置，还可以对用于芯片测试的无源硬件设备进行编码和标识，并且可以对无源硬件设备的使用次数进行精确计数以评估磨损状况
。
[0007]在本公开的某些实施例中，压力感测装置包括多个第一压力感测元件，每个第一压力感测元件被布置在对应的第一探针处
。
在该实施例中，通过感测第一探针的压力或形变，可以实时准确地获得待测试芯片的压力分布状况
。
[0008]在本公开的某些实施例中，每个第一压力感测元件被布置在对应的第一探针的邻近测试设备的位置处
。
通过该实施例，可以更敏感地感测到第一探针的形变，从而准确感测压力
。
[0009]在本公开的某些实施例中，多个第一压力感测元件的数目等于或少于多个第一探针的数目
。
通过该实施例，可以在确保监测效果的情况下，尽可能地降低监测成本
。
[0010]在本公开的某些实施例中，多个第一压力感测元件以均匀分布的方式布置到多个
第一探针处
。
在该实施例中，可以使用相对少量的第一压力感测元件来获取芯片的压力分布状况
。
[0011]在本公开的某些实施例中，多个第一压力感测元件中的至少一部分第一压力感测元件被布置在与待测试芯片的高速引脚相对应的第一探针处
。
通过该实施例，可以更精确地监测对接触电阻要求较高的高速引脚处的压力情况，以避免影响测试过程中的信号传输
。
[0012]在本公开的某些实施例中，插座组件还包括：第二本体，适于布置在待测试芯片的背离第一本体的一侧；多个第二探针，穿过第二本体，多个第二探针适于在第二本体的第一表面处受到施压设备按压
、
并且在第二本体的第二表面处按压待测试芯片，以电连接施压设备和待测试芯片；框体，环绕并固接至第一本体；以及至少一个第三探针，穿过框体，至少一个第三探针适于在框体的第一表面处受到施压设备按压
、
并且在框体的第二表面处按压测试设备，以电连接施压设备和测试设备
。
通过该实施例，可以对与芯片顶面引脚或焊球相关联的功能进行测试，并且可以对芯片顶面上方的无源硬件设备的使用次数进行计数以及标识无源硬件设备
。
[0013]在本公开的某些实施例中，压力感测装置还包括多个第二压力感测元件，多个第二压力感测元件被布置在第一本体中，并且适于受到待测试芯片的下基底环按压
。
在该实施例中，通过布置第二压力感测元件，可以更全面的感测待测试芯片的承压状况
。
[0014]在本公开的第二方面，提供了一种芯片测试系统，该芯片测试系统包括：根据第一方面的插座组件；测试设备；以及施压设备，被配置为朝向测试设备按压待测试芯片和插座组件
。
[0015]在本公开的某些实施例中，测试设备被配置为基于来自压力感测装置的信号指示压力超过第一阈值而发出警报
、
或者向施压设备发出指令以停止按压操作
。
通过该实施例，可以在芯片测试出现异常时及时发出提示或停止测试，从而可以对硬件设备进行维护或更换，以避免造成大量芯片损坏的测试质量事故
。
[0016]在本公开的某些实施例中，测试设备被配置为基于来自压力感测装置的信号来标识第一本体和多个第一探针
。
通过该实施例，有利于对芯片组件进行管理
。
[0017]在本公开的某些实施例中，测试设备被配置为基于来自压力感测装置的信号指示压力超过第二阈值而将第一本体和多个第一探针的已使用次数加一
。
通过该实施例，可以精确统计芯片组件中的部件的使用次数，从而准确评估部件的磨损情况
。
[0018]在本公开的某些实施例中，测试设备被配置为基于至少一个第三探针的连通信号来标识第二本体和多个第二探针
。
通过该实施例，可以对芯片顶面上方的插座组件的部件进行标识，从而有利于芯片组件的管理
。
[0019]在本公开的某些实施例中，测试设备被配置为基于接收到至少一个第三探针的连通信号而将第二本体和多个第二探针的已使用次数加一
。
通过该实施例，可以精确统计芯片顶面上方的插座组件的部件的使用次数，从而准确评估部件的磨损情况
。
[0020]在本公开的某些实施例中，测试设备包括测试机和附接到测试机的第一电路板，并且第一电路板包括将压力感测装置电连接到测试机的布线
。
通过该实施例，有助于将压力感测装置的指示压力的信号传递到测试设备
。
[0021]在本公开的某些实施例中，施压设备包括推压头，并且推压头适于按压待测试芯
片的裸片
。
通过该实施例，有助于对裸片外露的芯片进行测试
。
[0022]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种用于芯片测试的插座组件
(100)
，包括：第一本体
(110)
；多个第一探针
(120)
，穿过所述第一本体
(110)
，所述多个第一探针
(120)
适于在所述第一本体
(110)
的第一表面处受到待测试芯片
(2000)
按压
、
并且在所述第一本体
(110)
的第二表面处按压测试设备
(200)
，以电连接所述待测试芯片
(2000)
和所述测试设备
(200)
；以及压力感测装置
(130)
，被布置为感测所述多个第一探针
(120)
中的至少一部分第一探针所承受的压力
。2.
根据权利要求1所述的插座组件
(100)
，其中所述压力感测装置
(130)
包括多个第一压力感测元件
(131)
，每个第一压力感测元件
(131)
被布置在对应的第一探针
(120)
处
。3.
根据权利要求2所述的插座组件
(100)
，其中每个第一压力感测元件
(131)
被布置在对应的第一探针
(120)
的邻近所述测试设备
(200)
的位置处
。4.
根据权利要求2或3所述的插座组件
(100)
，其中所述多个第一压力感测元件
(131)
的数目少于或等于所述多个第一探针
(120)
的数目
。5.
根据权利要求4所述的插座组件
(100)
，其中所述多个第一压力感测元件
(131)
以均匀分布的方式布置到所述多个第一探针
(120)
处
。6.
根据权利要求4所述的插座组件
(100)
，其中所述多个第一压力感测元件
(131)
中的至少一部分第一压力感测元件被布置在与所述待测试芯片
(2000)
的高速引脚相对应的第一探针处
。7.
根据权利要求1所述的插座组件
(100)
，还包括：第二本体
(140)
，适于布置在所述待测试芯片
(2000)
的背离所述第一本体
(110)
的一侧；多个第二探针
(150)
，穿过所述第二本体
(140)
，所述多个第二探针
(150)
适于在所述第二本体
(140)
的第一表面处受到施压设备
(300)
按压
、
并且在所述第二本体
(140)
的第二表面处按压所述待测试芯片
(2000)
，以电连接所述施压设备
(300)
和所述待测试芯片
(2000)
；框体
(160)
，环绕并固接至所述第一本体
(110)
；以及至少一个第三探针
(170)
，穿过所述框体
(160)
，所述至少一个第三探针
(170)
适于在所述框体
(160)
的第一表面处受到所述施压设备
(300)
按压
、
并且在所述框体
(160)
的第二表面处按压所述测试设备
(200)
，以电连接所述施压设备
(300)
和所述测试设备
(200)。8.
根据权利要求7所述的插座组件
(100)
，其中所述压力感测装置
(130)
还包括多个第二压力感测元件
(132)
，所述多个第二压力感测元件

【专利技术属性】
技术研发人员：尹鹏飞，李春雷，孙斌，任延增，王伟君，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：