具有分离栅极的半导体元件的整合结构的制造方法技术

本发明专利技术提供了一种具有分离栅极的半导体元件的整合结构的制造方法，包含：形成第一氮化硅层覆盖低压元件与高压元件；以蚀刻工艺步骤回蚀第一氮化硅层，而形成残留氮化硅区于两相邻的低压栅极之间；形成氧化硅层

【技术实现步骤摘要】
具有分离栅极的半导体元件的整合结构的制造方法


[0001]本专利技术涉及一种具有分离栅极的半导体元件的整合结构的制造方法，特别涉及一种整合低压元件
、
高压元件及
/
或金属
‑
绝缘
‑
多晶硅
(metal
‑
insulator
‑
poly silicon
，
MIP)
电容的具有分离栅极的半导体元件的整合结构及其制造方法
。

技术介绍

[0002]请参考图
1A
‑
图
1E
，其是现有技术显示具有分离栅极的半导体元件的整合结构
10
的制造方法的剖视示意图
。
如图
1A
所示，首先形成多个绝缘区
12
以于基板
11
中电性隔绝低压元件
LV1
与高压元件
HV1。
形成低压元件
LV1
的两低压栅极
13a
于基板
11
上，并形成低压元件
LV1
的共享低压源极
14a
与两低压漏极
15a
于基板
11
中
。
另一方面，形成高压元件
HV1
的两高压栅极
13b
与两降低表面电场氧化区
16
于基板
11
上，并形成高压元件
HV1
的共享高压源极
14b
与两高压漏极
15b
于该基板
11
中
。
[0003]接着，请参阅图
1B
，形成氧化硅层
17
于基板
11
上覆盖低压元件
LV1
与高压元件
HV1
，并形成金属层
18
覆盖氧化硅层
17。
[0004]接着，请参阅图
1C
，例如以蚀刻工艺步骤蚀刻氧化硅层
17
与金属层
18
，而形成两分离栅极
SG1
分别位于两降低表面电场氧化区
16
上
。
分离栅极
SG1
包括氧化硅区
17a
与顶电极
18a。
[0005]请继续参阅图
1C
，分离栅极
SG1
用以改善高压元件
HV1
的导通电阻与崩溃电压特性
。
以现有技术而言，分离栅极
SG1
的氧化硅区
17a
一般需要厚度至少如图
1C
所示，此厚度的氧化硅区
17a
会在前述蚀刻工艺步骤之后，于基板
11
的低压元件
LV1
等结构空间相对较小的区域，例如在图
1C
所示的两个低压栅极
13a
之间，无法将氧化硅层
17
完全移除，而留下如图
1C
所示的残留氧化区
17
’
。
[0006]接着，请参阅图
1D
，形成形成接触孔蚀刻停止层
(contact etch stop layer
，
CESL)19
覆盖低压元件
LV1
与高压元件
HV1。
[0007]接着，请参阅图
1E
，以蚀刻工艺步骤回蚀接触孔蚀刻停止层
19
，而形成多个接触孔，接着形成多个导电插栓
(conductive plugs)21
于对应的多个接触孔中
。
[0008]如图
1E
中粗黑虚线椭圆所示意的，由于前述的残留氧化区
17
’
阻挡，使得导电插栓
21
，无法接触到共享低压源极
14a
，造成导电插栓
21
无法电连接低压源极
14a
，而导致低压元件
LV1
无法正常操作
。
[0009]有鉴于此，本专利技术提出一种具有分离栅极的半导体元件的整合结构的制造方法，可以避免残留氧化区
17
’
形成，解决导电插栓
21
无法电连接低压源极
14a
的问题
。

技术实现思路

[0010]于一观点中，本专利技术提供了一种具有分离栅极的半导体元件的整合结构的制造方法，包含：形成一低压元件的两低压栅极于一基板上，并形成该低压元件的一共享低压源极与两低压漏极于该基板中；形成一高压元件的两高压栅极与两降低表面电场氧化区于该基
板上，并形成该高压元件的一共享高压源极与两高压漏极于该基板中；形成一第一氮化硅层覆盖该低压元件与该高压元件；以一蚀刻工艺步骤回蚀
(etch back)
该第一氮化硅层，而形成一残留氮化硅区于该两相邻的低压栅极之间的该基板上；形成一氧化硅层覆盖该低压元件与该高压元件；形成一第二氮化硅层覆盖该氧化硅层；形成一金属层覆盖该第二氮化硅层；以至少一蚀刻工艺步骤蚀刻该金属层
、
该第二氮化硅层与该氧化硅层，而形成两分离栅极分别位于该两降低表面电场氧化区上，其中该分离栅极包括一分离栅极顶电极
、
一分离栅极氮化硅区与一分离栅极氧化硅区；形成一接触孔蚀刻停止层覆盖该低压元件与该高压元件，其中该接触孔蚀刻停止层的材质为氮化硅；以一蚀刻工艺步骤蚀刻该接触孔蚀刻停止层，而形成多个接触孔于该接触孔蚀刻停止层中，且介于该两低压栅极间的该接触孔，露出至少部分该共享低压源极的顶面于该基板上；以及形成多个导电插栓
(conductive plugs)
于对应的该多个接触孔中，且每一导电插栓填满对应的该接触孔
。
[0011]于一实施例中，该具有分离栅极的半导体元件的整合结构的制造方法，还包含形成一金属
‑
绝缘
‑
多晶硅
(metal
‑
insulator
‑
poly silicon
，
MIP)
电容于该基板中，该
MIP
电容包括：一
MIP
多晶硅区，形成于该基板上；一
MIP
绝缘区，形成并接触于该
MIP
多晶硅区与该基板上；以及一
MIP
金属区，形成并接触于该
MIP
绝缘区；其中该
MIP
金属区与该分离栅极顶电极以同一工艺步骤所形成；其中该
MIP
绝缘区与该分离栅极氮化硅区与该分离栅极氧化硅区以相同工艺步骤所形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种具有分离栅极的半导体元件的整合结构的制造方法，包含：形成一低压元件的两低压栅极于一基板上，并形成该低压元件的一共享低压源极与两低压漏极于该基板中；形成一高压元件的两高压栅极与两降低表面电场氧化区于该基板上，并形成该高压元件的一共享高压源极与两高压漏极于该基板中；形成一第一氮化硅层覆盖该低压元件与该高压元件；以一蚀刻工艺步骤回蚀该第一氮化硅层，而形成一残留氮化硅区于该两相邻的低压栅极之间的该基板上；形成一氧化硅层覆盖该低压元件与该高压元件；形成一第二氮化硅层覆盖该氧化硅层；形成一金属层覆盖该第二氮化硅层；以至少一蚀刻工艺步骤蚀刻该金属层
、
该第二氮化硅层与该氧化硅层，而形成两分离栅极分别位于该两降低表面电场氧化区上，其中该分离栅极包括一分离栅极顶电极
、
一分离栅极氮化硅区与一分离栅极氧化硅区；形成一接触孔蚀刻停止层覆盖该低压元件与该高压元件，其中该接触孔蚀刻停止层的材质为氮化硅；以一蚀刻工艺步骤蚀刻该接触孔蚀刻停止层，而形成多个接触孔于该接触孔蚀刻停止层中，且介于该两低压栅极间的该接触孔，露出至少部分该共享低压源极的顶面于该基板上；以及形成多个导电插栓于对应的该多个接触孔中，且每一导电插栓填满对应的该接触孔
。2.
如权利要求1所述的具有分离栅极的半导体元件的整合结构的制造方法，其中，还包含形成一金属
‑
绝缘
‑
多晶硅
(MIP)
电容于该基板中，该
MIP
电容包括：一
MIP
多晶硅区，形成于该基板上；一
MIP
绝缘区，形成并接触于该
MIP
多晶硅区与该基板上；以及一
MIP
金属区，形成并接触于该
MIP
绝缘区；其中该
MIP
金属区与该分离栅极顶电极以同一工艺步骤所形成；其中该
MIP
绝缘区与该分离栅极氮化硅区与该分离栅极氧化硅区以相同工艺步骤所形成；其中该
MIP
...

【专利技术属性】
技术研发人员：蔡晋钦，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：