一种时钟同步的方法技术

本发明专利技术提供了一种时钟同步的方法，包括如下步骤：

【技术实现步骤摘要】
一种时钟同步的方法


[0001]本专利技术涉及芯片测试设备
，尤其涉及一种时钟同步的方法
。

技术介绍

[0002]目前的
CIS(
即图像传感器
CMOS Image Sensor)
的生产测试装置，对待测物
CIS
的加载
、
载出
、
对位
、
数字直流测试或者成像质量的判定与分级，均依赖计算机控制来实现
。
随着产能需求的不断增加，对高并测测试的
CIS
测试装置的需求也不断增加，市面上出现了
16
并
、32
并甚至更高的并测数量的测试装置
。
[0003]当使用多个并行测试装置时，多个并行测试装置同时加载多个待测物
CIS
，进行性能测试并输出测试数据，同一时刻会产生大量的
CIS
测试输出数据，对并行测试系统的数据处理环节是一个较大的挑战，
CIS
测试输出数据往往需要逐个对比后，才能判断该批次同时测量的多个
CIS
的性能状况，导致该并行测试装置对应的
iPC
在处理分析各
CIS
输出的数据时，产生了大量的等待时间，导致
CIS
的测试过程不连贯，尤其是当一个
iPC
控制多个并行测试装置时，等待时间更长，测试的时效性较差，多个并行测试装置的启动时间或者结束之间往往都不一致，导致整体测试过程中的等待时间不可控，不同的并行测试装置之间的同步测试更是无从入手，极大的降低了
CIS
的测试效率，导致了检测产能的不稳定现象
。
[0004]因此，提供一种时钟同步的方法，改善因同时发送的
CIS
检测数据传输至
iPC
集中处理时，因并行测试装置的数据处理延时过高导致的检测产能下降，是很有必要的
。

技术实现思路

[0005]有鉴于此，本专利技术提出了一种改善并行测试装置各工位长时间运行时间或者执行不同的类型检测时存在执行时间差异的时钟同步的方法
。
[0006]本专利技术的技术方案是这样实现的：本专利技术提供了一种时钟同步的方法，包括如下步骤：
[0007]S1
：配置
iPC
和若干并行测试装置，所述
iPC
具有主时钟输出端口，若干并行测试装置均具有从时钟输入端口
、
延时触发单元
、
数据暂存单元和数据校验单元；所述若干并行测试装置均设置有若干用于放置并测试
CIS
的
、
可拆卸的工位；
[0008]S2
：
iPC
的主时钟输出端口获取外部时钟，并将外部时钟同步输入到各并行测试装置的从时钟输入端口和延时触发单元中，从时钟输入端口获取外部时钟后，同时加载启动程序进行初始化，使能放置有
CIS
的各工位；
[0009]S3
：各工位启动一定时间后，延时触发单元按照设定的输出间隔时间，依次使能各工位的输出端，各工位依次输出
CIS
的测试数据，并将包括时间信息在内的
CIS
的测试数据按顺序在数据暂存单元中按顺序进行首尾相连的环形存储；
[0010]S4
：时间校验单元读取环形存储空间内的各
CIS
的测试数据中对应各工位的时间信息，分析各工位在加载启动程序进行初始化上的先后差异，设定调整策略，重新组合各并行测试装置上的工位的顺序，使得每个并行测试装置接收到外部时钟的时刻与完成输出
CIS
的测试数据之间的时间差最小
。
[0011]在以上技术方案的基础上，优选的，所述若干并行测试装置的各工位均包括相对设置的第一缺口和第二缺口；第一缺口和第二缺口之间的区域为
CIS
贴合部；各工位的
CIS
贴合部外侧正对的设置有暗室和光源；所述第一缺口用于向工位放入
CIS
，第二缺口用于从工位移出
CIS
；若干并行测试装置接收到外部时钟后，所述暗室或者光源靠近并抵持在工位上，形成封闭区域，启动光源并加载启动程序进行初始化；所有工位均输出
CIS
的测试数据后，所述暗室或者光源与工位相互分离
。
[0012]优选的，步骤
S3
所述时间信息包括：若干并行测试装置记录的接收到外部时钟的时刻
、
各工位加载启动程序的初始化时间的起始时刻和完成时刻
、
各工位的输出端工作的起始时间和传输完成时间
。
[0013]进一步优选的，步骤
S3
所述各工位启动一定时间后，延时触发单元按照设定的输出间隔时间，依次使能各工位的输出端，是延时触发单元包含多个与门，各与门的第一输入端与各工位的输出端电性连接，各与门的第二输入端与延时触发单元的输出端一一对应电性连接；延时触发单元各输出端输出高电平的时间各不相同
。
[0014]优选的，步骤
S3
所述将包括时间信息在内的
CIS
的测试数据按顺序在数据暂存单元中按顺序进行首尾相连的环形存储，是基于若干并行测试装置内的各工位的次序来构建环形存储区，并行测试装置的每个工位输出
CIS
的测试数据在环形存储区内对应一个扇形等分存储区域；各扇形等分存储区域包括由内至外顺次设置的第一存储子空间
、
第二存储子空间和第三存储子空间，所述第一存储子空间用于存储工位顺序号和时间信息；第二存储子空间用于存储
CIS
的测试数据对应的各测试项目的完成标志；第三存储子空间用于存储按照第二存储子空间对应的各测试项目的完成标志相应的测试输出数据
。
[0015]优选的，对于每个工位，所述第一存储子空间内存储的时间信息，具有如下关系
T
＝
T0+T1+T
delay
+T2+T3；其中，
T
为当前并行测试装置的工位从初始化至
CIS
的测试数据向数据暂存单元发送完毕的总耗时；
T0为
iPC
的主时钟输出端口输出外部时钟的时刻与当前并行测试装置的从时钟输入端口接收到外部时钟的必要延时；
T1为工位加载启动程序的初始化时间的起始时刻和完成时刻之间的时间差；
T
delay
为工位初始化完成时刻与延时触发单元向工位对应的与门输出高电平的起始时刻之间的时间差；
T2为延时触发单元向工位对应的与门输出高电平的起始时刻与工位输出检测完成状态指示标志的时间差；
T3为数据暂存单元对应的扇形等分存储区域的第三存储子空间接收到工位输出检测完成状态指示标志的时刻与对应的与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种时钟同步的方法，其特征在于，包括如下步骤：
S1
：配置
iPC
和若干并行测试装置，所述
iPC
具有主时钟输出端口，以及具有从时钟输入端口
、
延时触发单元
、
数据暂存单元和数据校验单元的若干并行测试装置；所述若干并行测试装置均设置有若干用于放置并测试
CIS
的
、
可拆卸的工位；
S2
：
iPC
的主时钟输出端口获取外部时钟，并将外部时钟同步输入到各并行测试装置的从时钟输入端口和延时触发单元中，从时钟输入端口获取外部时钟后，同时加载启动程序进行初始化，使能放置有
CIS
的各工位；
S3
：各工位启动一定时间后，延时触发单元按照设定的输出间隔时间，依次使能各工位的输出端，各工位依次输出
CIS
的测试数据，并将包括时间信息在内的
CIS
的测试数据按顺序在数据暂存单元中按顺序进行首尾相连的环形存储；
S4
：时间校验单元读取环形存储空间内的各
CIS
的测试数据中对应各工位的时间信息，分析各工位在加载启动程序进行初始化上的先后差异，设定调整策略，重新组合各并行测试装置上的工位的顺序，使得每个并行测试装置接收到外部时钟的时刻与完成输出
CIS
的测试数据之间的时间差最小
。2.
根据权利要求1所述的一种时钟同步的方法，其特征在于，所述若干并行测试装置的各工位均包括相对设置的第一缺口和第二缺口；第一缺口和第二缺口之间的区域为
CIS
贴合部；各工位的
CIS
贴合部外侧正对的设置有暗室和光源；所述第一缺口用于向工位放入
CIS
，第二缺口用于从工位移出
CIS
；若干并行测试装置接收到外部时钟后，所述暗室或者光源靠近并抵持在工位上，形成封闭区域，启动光源并加载启动程序进行初始化；所有工位均输出
CIS
的测试数据后，所述暗室或者光源与工位相互分离
。3.
根据权利要求2所述的一种时钟同步的方法，其特征在于，步骤
S3
所述时间信息包括：若干并行测试装置记录的接收到外部时钟的时刻
、
各工位加载启动程序的初始化时间的起始时刻和完成时刻
、
各工位的输出端工作的起始时间和传输完成时间
。4.
根据权利要求3所述的一种时钟同步的方法，其特征在于，步骤
S3
所述各工位启动一定时间后，延时触发单元按照设定的输出间隔时间，依次使能各工位的输出端，是延时触发单元包含多个与门，各与门的第一输入端与各工位的输出端电性连接，各与门的第二输入端与延时触发单元的输出端一一对应电性连接；延时触发单元各输出端输出高电平的时间各不相同
。5.
根据权利要求4所述的一种时钟同步的方法，其特征在于，步骤
S3
所述将包括时间信息在内的
CIS
的测试数据按顺序在数据暂存单元中按顺序进行首尾相连的环形存储，是基于若干并行测试装置内的各工位的次序来构建环形存储区，并行测试装置的每个工位输出
CIS
的测试数据在环形存储区内对应一个扇形等分存储区域；各扇形等分存储区域包括由内至外顺次设置的第一存储子空间
、
第二存储子空间和第三存储子空间，所述第一存储子空间用于存储工位顺序号和时间信息；第二存储子空间用于存储
CIS
的测试数据对应的各测试项目的完成标志；第三存储子空间用于存储按照第二存储子空间对应的各测试项目的完成标志相应的测试输出数据
。6.
根据权利要求5所述的一种时钟同步的方法，其特征在于，对于每个工位，所述第一存储子空间内存储的时间信息，具有如下关系
T
＝
T0+T1+T
delay
+T2+T3；其中，
T
为当前并行测试装置的工位从初始化至
CIS
的测试数据向数据暂存单元发送完毕的总耗时；
T0为
iPC
的主
时钟输出端口输出外部时钟的时刻与当前并行测试装置的从时钟输入端口接收到外部时钟的必要延时；
T1为工位加载启动程序的初始化时间的起始时刻和完成时刻之间的时间差；
T
delay
为工位初始化完成时刻与延时触发单元向工位对应的与门输出高电平的起始时刻之间的时间差；
T2为延时触发单元向工位对应的与门输出高电平的起始时刻与工位输出检测完成状态指示标志的时间差；
T3为数据暂存单元对应的扇形等分存储区域的第三存储子空间接收到工位输出检测完成状态指示标志的时刻与对应的与门完成
CIS
的测试数据发送的结束时刻之间的时间差；每个工位对应的时间信息中，首次初始化时各工位对应的
T
delay
间隔相同
。7.
根据权利要求5所述的一种时钟同步的方法，其特征在于，步骤
S4
所述分析各工位在加载启动程序进行初始化上的先后差异，设定调整策略，重新组合各并行测试装置上的工位的顺序，使得每个并行测试装置接收到外部时钟的时刻与完成输出
CIS
的测试数据之间的时间差最小，是时间校验单元从各并行测试装置对应的扇形等分存储区域内获取第一存储子空间内的工位顺序号和时间信息，分别获取并行测试装置的各工位从初始化至
CIS
的测试数据向数据暂存单元发送完毕的总耗时
T
，剔除总耗时
T
中的工位初始化完成时刻与延时触发单元向工位对应的与门输出高电平的起始时刻之间的时间差
T
delay
部分后，针对
T
的关系式中，首先排除
T0、T2和
T3对各工位的影响，然后对总耗时
T
中工位加载启动程序的初始化时间的起始时刻和完成时刻之间的时间差
T1进行由大到小排序，重新记录排序后的工位的次序，在在第一存储子空间内更新工位的顺序号，将更新后的工位的顺序号发送给延时触发单元，延时触发单元调整更新的工位的顺序号对应的工位初始化完成时刻...

【专利技术属性】
技术研发人员：晏斌，
申请(专利权)人：浙江瑞测科技有限公司，
类型：发明
国别省市：