异质结双极型晶体管和异质结双极型晶体管的形成方法技术

一种异质结双极型晶体管及其形成方法，方法包括：提供基底；在基底上形成集电层

【技术实现步骤摘要】
异质结双极型晶体管和异质结双极型晶体管的形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种异质结双极型晶体管和异质结双极型晶体管的形成方法
。

技术介绍

[0002]异质结双极型晶体管
(Hetero
‑
junction Bipolar Transistor
，简称
HBT)
是由发射区
(Emitter)、
基区
(Base)
和集电区
(Collect)
组成的晶体管，发射区采用轻掺杂的宽带隙，基区采用重掺杂的窄带隙，发射效率由禁带能差决定，主要功能为电流增益，如增益集电区电流或增益基区电流，异质结双极型晶体管器件有性能稳定
、
高速度及高频率等特点
。
异质结双极型晶体管技术已成为射频集成电路市场的主流技术之一，并对现代通信技术的发展产生了深远的影响
。
[0003]然而，现有的异质结双极型晶体管的性能还有待改善
。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种异质结双极型晶体管和异质结双极型晶体管的形成方法，以改善异质结双极型晶体管的性能
。
[0005]为解决上述技术问题，本专利技术技术方案提供一种异质结双极型晶体管的形成方法，包括：提供基底，所述基底在第一方向上依次包括第一区
、
第二区和第三区，所述第二区位于所述第一区和所述第三区之间，所述第一方向平行于基底表面；在基底上形成集电层
、
位于集电层上的基层材料层以及位于基层材料层上的发射材料层；基于所述发射材料层，在第一区的基层材料层上形成发射层；形成第一保护层，位于所述发射层上；在基层材料层上
、
第一保护层表面和发射层侧壁形成第二保护层；同步形成第一凹槽和第二凹槽，包括：刻蚀所述发射层上的第一保护层和第二保护层，直至暴露出所述发射层顶部表面，在发射层上形成贯穿所述第一保护层和第二保护层的所述第一凹槽；刻蚀所述第二区上的第二保护层，在第二区上形成所述第二凹槽，所述第二凹槽贯穿所述第二保护层，所述第一凹槽和第二凹槽同步形成；同步形成发射电极层和基电极层，其中，在所述第一凹槽内形成所述发射电极层；在第二凹槽内形成所述基电极层；去除所述第三区上的基层材料层和第二保护层，在第一区上和第二区上的集电层上形成基层；在第三区的集电层上形成集电极层
。
[0006]可选的，所述第一凹槽和第二凹槽的形成方法包括：在第二保护层上形成图形化层，所述图形化层暴露出所述第一区上和所述第二区上的部分第二保护层表面；以所述图形化层为掩膜刻蚀所述第一区上的第二保护层和第一保护层，直至暴露出所述发射层顶部表面，形成位于所述第一区上的所述第一凹槽，及同步刻蚀所述第二区上的第二保护层，形成位于所述第二区上的所述第二凹槽
。
[0007]可选的，形成所述发射电极层和基电极层的方法包括：在第一凹槽内形成初始发射电极层；在第二凹槽内同步形成初始基电极层；对所述初始发射电极层和初始基电极层进行退火处理，形成所述发射电极层和所述基电极层，所述基电极层的底部位于所述基层
材料层内，所述发射电极层的底部位于所述发射层内
。
[0008]可选的，还包括：形成位于基层材料层和发射材料层之间的间隔材料层；所述第二保护层位于所述间隔材料层上；所述第二保护层位于所述间隔材料层上；所述第二凹槽贯穿所述第二保护层并延伸嵌入所述间隔材料层
。
[0009]可选的，所述间隔材料层的厚度大于所述第一保护层的厚度
。
[0010]可选的，所述第一凹槽和所述第二凹槽的深度相同
。
[0011]可选的，所述发射层和第一保护层的形成方法包括：在发射材料层上形成保护材料层；刻蚀所述保护材料层，在第一区的发射材料层上形成第一保护层；以所述第一保护层为掩膜刻蚀所述发射材料层，在第一区上形成发射层
。
[0012]可选的，在形成保护材料层之前，还包括：在发射材料层上形成盖顶材料层；以所述第一保护层为掩膜刻蚀所述盖顶材料层和发射材料层，在第一区上形成发射层和位于发射层上的盖顶层，所述第一保护层位于所述盖顶层表面
。
[0013]相应地，本专利技术技术方案还提供一种异质结双极型晶体管，包括：基底，所述基底在第一方向上依次包括第一区
、
第二区和第三区，所述第二区位于所述第一区和所述第三区之间，所述第一方向平行于基底表面；位于所述基底上的集电层；位于所述第一区和第二区的集电层上的基层；位于所述第一区的基层上的发射层；位于发射层上的第一保护层；位于基层上
、
第一保护层上和发射层侧壁的第二保护层；位于发射层上的发射电极层，所述发射电极层贯穿所述第二保护层和第一保护层与所述发射层接触；位于第二区的基层上的基电极层，所述基电极层贯穿所述第二保护层与所述基层接触，所述发射电极层和基电极层的材料和结构相同；位于第三区的集电层上的集电极层
。
[0014]可选的，还包括：位于基层和发射层之间的间隔层，所述第二保护层位于所述间隔层上，所述基电极层贯穿所述第二保护层和所述间隔层并延伸嵌入所述基层
。
[0015]可选的，所述间隔层的厚度大于所述第一保护层的厚度
。
[0016]可选的，所述第一保护层的厚度范围为
200
埃至
500
埃；所述间隔层的厚度大于所述第一保护层的厚度，两者厚度的差值范围为
100
埃至
200
埃
。
[0017]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0018]本专利技术的技术方案，通过在第一区的基层材料层上形成发射层和位于所述发射层上的第一保护层，在基层材料层上
、
第一保护层表面和发射层侧壁形成第二保护层，刻蚀所述发射层上的第一保护层和第二保护层，及刻蚀所述第二区上的第二保护层，同步形成第一凹槽和第二凹槽，然后同步形成位于第一凹槽内的发射电极层和位于第二凹槽内的基电极层，可以减少退火时间，减小基电极层中的金属离子横向扩散的宽度，从而可以实现缩小所述基电极层与发射层之间的间距，提升器件的集成度
。
[0019]进一步，所述间隔层的厚度大于所述第一保护层的厚度，由于第二凹槽的深度取决于第一保护层和第二保护层的厚度，因此所述间隔层的厚度大于所述第一保护层的厚度，能够保证形成的第二凹槽的底部位于所述间隔材料层内，避免形成第二凹槽的刻蚀工艺刻蚀到基层材料层对后续形成的基层的性能造成损伤
。
附图说明
[0020]图1和图2是一实施例中异质结双极型晶体管的结构示意图；
[0021]图3至图8是本专利技术实施例中异质结双极型晶体管形成过程的结构示意图；
[0022]图9是本专利技术实施例中异质结双极型晶体管形成方法的流程示意图
。
具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种异质结双极型晶体管的形成方法，其特征在于，包括：提供基底，所述基底在第一方向上依次包括第一区
、
第二区和第三区，所述第二区位于所述第一区和所述第三区之间，所述第一方向平行于基底表面；在基底上形成集电层
、
位于集电层上的基层材料层以及位于基层材料层上的发射材料层；基于所述发射材料层，在第一区的基层材料层上形成发射层；形成第一保护层，位于所述发射层上；在基层材料层上
、
第一保护层表面和发射层侧壁形成第二保护层；同步形成第一凹槽和第二凹槽，包括：刻蚀所述发射层上的第一保护层和第二保护层，直至暴露出所述发射层顶部表面，在发射层上形成贯穿所述第一保护层和第二保护层的所述第一凹槽；刻蚀所述第二区上的第二保护层，在第二区上形成所述第二凹槽，所述第二凹槽贯穿所述第二保护层；同步形成发射电极层和基电极层，其中，在所述第一凹槽内形成所述发射电极层，在所述第二凹槽内形成所述基电极层；去除所述第三区上的基层材料层和第二保护层，在第一区上和第二区上的集电层上形成基层；在第三区的集电层上形成集电极层
。2.
如权利要求1所述的异质结双极型晶体管的形成方法，其特征在于，所述第一凹槽和第二凹槽的形成方法包括：在第二保护层上形成图形化层，所述图形化层暴露出所述第一区上和所述第二区上的部分第二保护层表面；以所述图形化层为掩膜刻蚀所述第一区上的第二保护层和第一保护层
,
直至暴露出所述发射层顶部表面，形成位于所述第一区上的所述第一凹槽，及同步刻蚀所述第二区上的第二保护层，形成位于所述第二区上的所述第二凹槽
。3.
如权利要求1所述的异质结双极型晶体管的形成方法，其特征在于，形成所述发射电极层和基电极层的方法包括：在第一凹槽内形成初始发射电极层；在第二凹槽内同步形成初始基电极层；对所述初始发射电极层和初始基电极层进行退火处理，形成所述发射电极层和所述基电极层，所述基电极层的底部位于所述基层材料层内，所述发射电极层的底部位于所述发射层内
。4.
如权利要求1所述的异质结双极型晶体管的形成方法，其特征在于，还包括：形成位于基层材料层和发射材料层之间的间隔材料层；所述第二保护层位于所述间隔材料层上；所述第二凹槽贯穿所述第二保护层并延伸嵌入所述间隔材料层
。5.
如权利要求4所述的异质结双极型晶体管的形成方法，其特征在于，所述间隔材料层的厚度大...

【专利技术属性】
技术研发人员：姜清华，叶鹏辉，李新宇，赵亚楠，
申请(专利权)人：常州承芯半导体有限公司，
类型：发明
国别省市：