一种可编程调谐调相的环形振荡电路制造技术

本发明专利技术公开了一种可编程调谐调相的环形振荡电路，包括：3‑8译码器

【技术实现步骤摘要】
一种可编程调谐调相的环形振荡电路


[0001]本专利技术属于集成电路
，具体涉及一种可编程调谐调相的环形振荡电路
。

技术介绍

[0002]振荡器就是可以产生一定频率的交变电信号的电路，为各个系统或模块提供必要的时钟信号，在有序的时间顺序下，控制电路完成诸如：采样
、
传递
、
计数
、
传输数据等功能，在量测
、
自动控制
、
无线电通讯及遥控等许多领域有着广泛的应用
。
环形振荡器由于其结构简单，易于集成等优势得到广泛应用
。
由于所处理信号的多样化
、
处理需求的不同，对运算速度也会有不同的要求
。
这需要时钟电路能够具备输出多种时钟信号的功能，可编程时钟电路是第一选择
。
在振荡器内部有尾电流源或接收模块，通过改变输入的电流或偏置电压，从而调节振荡器的振荡频率
。
[0003]现有技术中，为实现多种时钟信号输出，现有的电流控制型环形振荡器在进行频率调节时，通常通过大范围调节输入控制值的方式，实现更宽范围频率调谐
。
然而，电路内部的工作状态与输入信号密切相关，大范围改变输入信号值难免会使电路进入不稳定状态，产生不可预测的不稳定输出，从而无法保证输出信号的准确性和精确度，使得电路设计复杂化
。
[0004]同时，时钟信号占空比即为时钟信号高电平在一个周期内所占的时间比率，一般设计中，时钟占空比为
50
％，不可调节
。
对于一些有高精度控制要求的电路，特别是电控系统中，固定占空比信息的时钟信号已经不能满足其控制要求，为达到更加精准控制的目的，需要设计占空比可调的时钟信号
。
目前占空比可调的设计中，通过改变其充电或者放电电流的大小，改变时钟信号的占空比，但同时时钟周期也发生改变，无法将占空比和时钟周期分别独立控制
。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种可编程调谐调相的环形振荡电路
。
本专利技术要解决的技术问题通过以下技术方案实现：
[0006]一种可编程调谐调相的环形振荡电路，包括：3‑8译码器
、
电流产生模块
、
占空比调节电路
、
环形振荡器以及数字控制逻辑模块；
[0007]所述数字控制逻辑模块，输出端与所述3‑8译码器和所述占空比调节电路的输入端连接；
[0008]所述3‑8译码器，输出端与所述电流产生模块的输入端连接；
[0009]所述电流产生模块，输出端与所述占空比调节电路的输入端和所述环形振荡器的输入端连接；
[0010]所述占空比调节电路，输出端与所述环形振荡器的输入端连接
。
[0011]所述环形振荡器的输出端输出占空比和时钟周期分别调节的时钟输出信号
。
[0012]在本专利技术的一个实施例中，所述电流产生模块包括：
PMOS
管
PM11、PMOS
管
PM12、
PMOS
管
PM13、PMOS
管
PM14、NMOS
管
NM11、NMOS
管
NM12、
运算放大器
OPA13、
双极型晶体管
Q11、
双极型晶体管
Q12、
双极型晶体管
Q13、
电阻
R11、
电阻
R12、
可调电阻电路
R13、
电阻
R14、
电阻
R15、
运算放大器
OPA11
和运算放大器
OPA12。
[0013]在本专利技术的一个实施例中，所述双极型晶体管
Q11
的发射极与运算放大器
OPA11
的反相输入端和
PMOS
管
PM11
的漏极连接；所述双极型晶体管
Q11
的基极和集电极分别与双极型晶体管
Q12
的基极和集电极
、
双极型晶体管
Q13
的基极和集电极
、
电阻
R14
的一端
、NMOS
管
NM11
的源极
、NMOS
管
NM12
的源极和
GND
端连接；
[0014]所述双极型晶体管
Q12
的发射极与电阻
R11
的一端连接；
[0015]所述双极型晶体管
Q13
的发射极与电阻
R12
的一端连接；
[0016]所述电阻
R11
的另一端与运算放大器
OPA11
的同相输入端和
PMOS
管
PM12
的漏极连接；
[0017]所述电阻
R12
的另一端与运算放大器
OPA12
的反相输入端和
PMOS
管
PM13
的漏极连接；
[0018]所述
PMOS
管
PM11
的栅极与
PMOS
管
PM12
的栅极
、PMOS
管
PM13
的栅极和运算放大器
OPA11
的输出端连接；所述
PMOS
管
PM11
的源极分别与
PMOS
管
PM12
的源极
、PMOS
管
PM13
的源极
、PMOS
管
PM14
的源极和电源
VDD
端连接；
[0019]所述运算放大器
OPA12
的同相输入端与可调电阻电路
R13
的一端和电阻
R14
的另一端连接，所述运算放大器
OPA12
的输出端与
PMOS
管
PM14
的栅极连接；
[0020]所述
PMOS
管
PM14
的漏极与可调电阻电路
R13
的另一端和运算放大器
OPA13
的同相输入端连接；所述运算放大器
OPA13
的反相输入端与其输出端和电阻
R15
的一端连接；
[0021]所述
NMOS
管
NM11
的栅极与
NMOS
管
NM12
的栅极
、
所述
NMOS...

【技术保护点】

【技术特征摘要】
1.
一种可编程调谐调相的环形振荡电路，其特征在于，包括：3‑8译码器
、
电流产生模块
、
占空比调节电路
、
环形振荡器以及数字控制逻辑模块；所述数字控制逻辑模块，输出端与所述3‑8译码器和所述占空比调节电路的输入端连接；所述3‑8译码器，输出端与所述电流产生模块的输入端连接；所述电流产生模块，输出端与所述占空比调节电路的输入端和所述环形振荡器的输入端连接；所述占空比调节电路，输出端与所述环形振荡器的输入端连接
。
所述环形振荡器的输出端输出占空比和时钟周期分别调节的时钟输出信号
。2.
根据权利要求1所述的一种可编程调谐调相的环形振荡电路，其特征在于，所述电流产生模块包括：
PMOS
管
PM11、PMOS
管
PM12、PMOS
管
PM13、PMOS
管
PM14、NMOS
管
NM11、NMOS
管
NM12、
运算放大器
OPA13、
双极型晶体管
Q11、
双极型晶体管
Q12、
双极型晶体管
Q13、
电阻
R11、
电阻
R12、
可调电阻电路
R13、
电阻
R14、
电阻
R15、
运算放大器
OPA11
和运算放大器
OPA12。3.
根据权利要求2所述的一种可编程调谐调相的环形振荡电路，其特征在于，所述双极型晶体管
Q11
的发射极与运算放大器
OPA11
的反相输入端和
PMOS
管
PM11
的漏极连接；所述双极型晶体管
Q11
的基极和集电极分别与双极型晶体管
Q12
的基极和集电极
、
双极型晶体管
Q13
的基极和集电极
、
电阻
R14
的一端
、NMOS
管
NM11
的源极
、NMOS
管
NM12
的源极和
GND
端连接；所述双极型晶体管
Q12
的发射极与电阻
R11
的一端连接；所述双极型晶体管
Q13
的发射极与电阻
R12
的一端连接；所述电阻
R11
的另一端与运算放大器
OPA11
的同相输入端和
PMOS
管
PM12
的漏极连接；所述电阻
R12
的另一端与运算放大器
OPA12
的反相输入端和
PMOS
管
PM13
的漏极连接；所述
PMOS
管
PM11
的栅极与
PMOS
管
PM12
的栅极
、PMOS
管
PM13
的栅极和运算放大器
OPA11
的输出端连接；所述
PMOS
管
PM11
的源极分别与
PMOS
管
PM12
的源极
、PMOS
管
PM13
的源极
、PMOS
管
PM14
的源极和电源
VDD
端连接；所述运算放大器
OPA12
的同相输入端与可调电阻电路
R13
的一端和电阻
R14
的另一端连接，所述运算放大器
OPA12
的输出端与
PMOS
管
PM14
的栅极连接；所述
PMOS
管
PM14
的漏极与可调电阻电路
R13
的另一端和运算放大器
OPA13
的同相输入端连接；所述运算放大器
OPA13
的反相输入端与其输出端和电阻
R15
的一端连接；所述
NMOS
管
NM11
的栅极与
NMOS
管
NM12
的栅极
、
所述
NMOS
管
NM11
的漏极和电阻
R15
的另一端连接；所述
NMOS
管
NM12
的漏极与
I
ctrl1
端连接
。4.
根据权利要求1所述的一种可编程调谐调相的环形振荡电路，其特征在于，所述环形振荡器包括：
PMOS
管
PM21、PMOS
管
PM22、PMOS
管
PM23、PMOS
管
PM24、PMOS
管
PM25、PMOS
管
PM26、PMOS
管
PM27、PMOS
管
PM28、PMOS
管
PM29、NMOS
管
NM21、NMOS
管
NM22、NMOS
管
NM23、NMOS
管
NM24、NMOS
管
NM25、
电容
C21、
电容
C22、
电容
C23、
反相器
INV21、
反相器
INV22、
反相器
INV23、
反相器
INV24、
反相器
INV25。5.
根据权利要求4所述的一种可编程调谐调相的环形振荡电路，其特征在于，所述
NMOS
管
NM21
的栅极与其漏极
、NMOS
管
NM22
的栅极和
I
ctrl2
端连接；所述
NMOS
管
NM21
的源极分别与
NMOS
管
NM22
的源极
、NMOS
管
NM25
的源极
、
电容
C21
的一端
、
电容
C22
的一端
、
电容
C23
的一端和
GND
端连接；所述
NMOS
管
NM22
的漏极与
NMOS
管
NM23
的源极和
NMOS
管
NM24
的源极连接；所述
NMOS
管
NM23
的栅极与
PMOS
管
PM21
的栅极
、PMOS
管
PM27
的栅极
、
反相器
INV22
的输出端和反相器
INV23
的输入端
X
节点连接；所述
NMOS
管
NM23
的漏极与
PMOS
管
PM21
的漏极
、PMOS
管
PM22
的漏极和
PMOS
管
PM22
的栅极连接；所述
NMOS
管
NM24
的栅极与
PMOS
管
PM24
的栅极
、PMOS
管
PM26
的栅极
、
反相器
INV23
的输出端和反相器
INV24
的输入端
Y
节点连接；所述
NMOS
管
NM24
的漏极与
PMOS
管
PM24
的漏极
、PMOS
管
PM23
的漏极
、PMOS
管
PM23
的栅极
、PMOS
管
PM28
的栅极
、PMOS
管
PM29
的栅极和电容
C21
的另一端连接；所...

【专利技术属性】
技术研发人员：李迪，李凤，魏子雄，朱昊，崔芯慧，谌东东，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：