环形振荡器电路、芯片及电子设备制造技术

本申请实施例提供一种环形振荡器电路、芯片及电子设备，所述环形振荡器电路包括：直接支路，包括n个主反相器依次编号为INV1～INVn，串行连接形成环路，INV1～INVn的输入端分别对应节点1～节点n；第一前馈支路，包括n个第一前馈反相器依次编号为INV1_1～INV1_n，任一第一前馈反相器INV1_i的输入端连接节点i，输出端当i大于或等于3时连接节点i

【技术实现步骤摘要】
环形振荡器电路、芯片及电子设备


[0001]本专利技术实施例涉及电子
，具体涉及一种环形振荡器电路、芯片及电子设备。

技术介绍

[0002]环形振荡器(Ring Oscillator)具有线路简单、起振容易、便于集成化等特性。在很多应用中都需要一个能提供多相位和可调宽频率范围的振荡器电路。例如在收发机电路中，为了实现多协议或者实现多种传输速率，就要求振荡器能有多相位输出且频率范围要很大。然而现有的环形振荡器不能满足同时具有多相位和可调宽频率范围，因此，提供一种能够实现多相位和可调宽频率范围的环形振荡器尤为重要。

技术实现思路

[0003]有鉴于此，本申请实施例提供一种环形振荡器电路、芯片及电子设备，能够实现环形振荡器振荡频率范围可调。
[0004]为实现上述目的，本申请实施例提供如下技术方案。
[0005]第一方面，本专利技术实施例提供一种环形振荡器电路，包括：
[0006]直接支路，包括n个主反相器，所述n个主反相器串行连接形成环路，所述n个主反相器依次编号为INV1～INVn，所述n个主反相器INV1～INVn的输入端分别对应节点1～节点n；
[0007]第一前馈支路，包括n个第一前馈反相器，依次编号为INV1_1～INV1_n，所述n个第一前馈反相器中任一第一前馈反相器INV1_i的输入端连接节点i，输出端当i大于或等于3时连接节点i
‑
2，当i小于3时连接节点i
‑
2+n；
[0008]第二前馈支路，包括n个第二前馈反相器，依次编号为INV2_1～INV2_n，所述n个第二前馈反相器中任一第二前馈反相器INV2_i的输入端连接节点i，输出端当i小于或等于n
‑
2时连接节点i+2，当i大于n
‑
2时连接节点i+2
‑
n，其中，n为偶数。
[0009]可选的，所述n为大于等于6的偶数。
[0010]可选的，所述主反相器、所述第一前馈反相器、所述第二前馈反相器为COMS型反相器。
[0011]可选的，所述第一前馈反相器进一步包括至少两个并联的第一子反相器，每一所述第一子反相器包括互补的第一PMOS管和第一NMOS管；所述第二前馈反相器进一步包括至少两个并联的第二子反相器，每一所述第二子反相器包括互补的第二PMOS管和第二NMOS管。
[0012]可选的，所述环形振荡器电路还包括：控制模块，配置为控制所述第一前馈反相器的延迟单元宽长比f1以及所述第二前馈反相器的延迟单元宽长比f2。
[0013]可选的，所述控制模块通过控制所述第一前馈反相器中所述第一PMOS管、所述第一NMOS管的选通数量控制所述第一前馈反相器的延迟单元宽长比f1，以及所述控制模块通
过控制所述第二前馈反相器中所述第二PMOS管、所述第二NMOS管的选通数量控制所述第二前馈反相器的延迟单元宽长比f2。
[0014]可选的，所述控制模块为二进制码转温度计码模块，所述二进制码转温度计码模块输出的第一温度计码接入所述第一前馈反相器中各个所述第一PMOS管的使能端，以及接入所述第二前馈反相器中各个所述第二NMOS管的使能端；所述二进制码转温度计码模块输出的第二温度计码接入所述第一前馈反相器中各个所述第一NMOS管的使能端，以及接入所述第二前馈反相器中各个所述第二PMOS管的使能端。
[0015]可选的，所述第一前馈反相器的延迟单元宽长比为f1，所述第二前馈反相器的延迟单元宽长比为f2，所述主反相器的延迟单元宽长比为f3，其中f1+f2＝f3。
[0016]可选的，所述第一前馈反相器的延迟单元宽长比为f1，所述第二前馈反相器的延迟单元宽长比为f2，所述环形振荡器的输出频率随f1与f2的比值的增加而增加。
[0017]第二方面，本申请实施例还提供一种芯片，包括前述第一方面任一项所述的环形振荡器电路。
[0018]第三方面，本申请实施例还提供一种电子设备，包括前述第二方面所述的芯片。
[0019]可以看出，本专利技术实施例提供的环形振荡器电路中采用了前馈技术以提升环形振荡器的振荡频率，满足高速需求；并且本实施例中同时采用了两路前馈，即第一前馈支路和第二前馈支路，通过引入两路前馈可以实现环形振荡器振荡频率的可调。
附图说明
[0020]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0021]图1为一种10相位环形振荡器电路的结构示意图；
[0022]图2为本专利技术实施例提供的多相位环形振荡器电路的结构示意图；
[0023]图3为本专利技术实施例提供的10相位环形振荡器电路的结构示意图；
[0024]图4为本专利技术实施例提供的多相位环形振荡器电路中反相器的结构示意图；
[0025]图5为本专利技术实施例提供的位环形振荡器的控制模块的结构示意图；
[0026]图6为一种10相位单路前馈环形振荡器电路的结构示意图。
具体实施方式
[0027]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0028]环形振荡器电路结构可以参考图1，该图示例性的示出了一种多相位(multi
‑
phases)环形振荡器电路的结构示意图。具体的，图中所示出的环形振荡器电路为10相位环形振荡器电路，包括：反相器Inv0～Inv9，其中，反相器Inv0～Inv4串行连接形成第一环形支路，反相器Inv5～Inv9串行连接形成第二环形支路。反相器Inv0～Inv9的输入端分别对
应节点0～节点9，进一步的，在节点0与节点5、节点1与节点6、节点2与节点7、节点3与节点8、节点4与节点9之间，还可以分别设置一对交叉耦合反相器(cross
‑
coupled inverters)。
[0029]然而上述的环形振荡器电路结构中，多相位和高振荡频率是两个相互矛盾的特征，随着环形振荡器相位数量增加，环形振荡器的振荡频率会变低。图1所示的10相位环形振荡器由于提供的相位较多，存在着振荡频率偏低的缺点，进而难以满足高速率收发系统的需求。
[0030]针对上述问题，本公开实施例的一个方面，提供了一种环形振荡器电路，包括：直接支路，包括n个主反相器，所述n个主反相器串行连接形成环路，所述n个主反相器依次编号为INV1～INVn，所述n个主反相器INV1～INVn的输入端分别对应节点1～节点n，其中，n为偶数；第一前馈支路，包括n个第一前馈反相器，依次编号为INV1_1～本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环形振荡器电路，其特征在于，包括：直接支路，包括n个主反相器，所述n个主反相器串行连接形成环路，所述n个主反相器依次编号为INV1～INVn，所述n个主反相器INV1～INVn的输入端分别对应节点1～节点n；第一前馈支路，包括n个第一前馈反相器，依次编号为INV1_1～INV1_n，所述n个第一前馈反相器中任一第一前馈反相器INV1_i的输入端连接节点i，输出端当i大于或等于3时连接节点i
‑
2，当i小于3时连接节点i
‑
2+n；第二前馈支路，包括n个第二前馈反相器，依次编号为INV2_1～INV2_n，所述n个第二前馈反相器中任一第二前馈反相器INV2_i的输入端连接节点i，输出端当i小于或等于n
‑
2时连接节点i+2，当i大于n
‑
2时连接节点i+2
‑
n，其中，n为偶数。2.如权利要求1所述的环形振荡器电路，其特征在于，所述n为大于等于6的偶数。3.如权利要求1所述的环形振荡器电路，其特征在于，所述主反相器、所述第一前馈反相器、所述第二前馈反相器为COMS型反相器。4.如权利要求3所述的环形振荡器电路，其特征在于，所述第一前馈反相器进一步包括至少两个并联的第一子反相器，每一所述第一子反相器包括互补的第一PMOS管和第一NMOS管；所述第二前馈反相器进一步包括至少两个并联的第二子反相器，每一所述第二子反相器包括互补的第二PMOS管和第二NMOS管。5.如权利要求4所述的环形振荡器电路，其特征在于，所述环形振荡器电路还包括：控制...

【专利技术属性】
技术研发人员：朱文毅，李征，王文根，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：