高电子迁移率晶体管器件及其制造方法技术

本发明专利技术公开了高电子迁移率晶体管器件及其制造方法。高电子迁移率晶体管(HEMT)器件包括基底和半导体堆叠。半导体堆叠包括下沟道层、位于下沟道上方的用于将电子约束在下沟道中的插入层(ISL)、上沟道层、位于上沟道上方的用于将电子约束在上沟道中的界面增强层(IEL)、以及位于IEL上方的势垒层。ISL和IEL分别形成于下沟道层和上沟道层上方，以生成第一和第二宽带隙异质结。ISL和IEL中的每一个都提供相对于在ISL和下沟道层之间以及在IEL和上沟道层之间产生的电子具有势垒的较高能带。势垒阻止或减电子溢出。垒阻止或减电子溢出。垒阻止或减电子溢出。

【技术实现步骤摘要】
高电子迁移率晶体管器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年6月15日提交的美国临时专利申请号63/352,234以及于2023年5月11日提交的美国专利申请号18/315,543的权益，其公开的内容通过引用整体并入本文。


[0003]本公开一般地涉及半导体器件及其制造方法。特别地，本公开涉及高电子迁移率晶体管器件及其制造方法，更特别地涉及常关型P型氮化镓(p
‑
GaN)栅极双沟道高电子迁移率晶体管(HEMT)及其制造方法。

技术介绍

[0004]近年来，基于氮化镓(GaN)的高电子迁移率晶体管(HEMT)由于其功率处理能力和优异的性能特性，如高开关速度和特定导通电阻和击穿电压之间的良好平衡，获得了极大的关注。这些特性使GaN HEMT适用于广泛的应用，包括开关模式功率转换器、激光雷达和高频功率放大器。然而，这些器件的可靠性和寿命不可避免地受到热电子引起的动态导通电阻(R
ON
)退化的挑战，这种退化是由工作期间的高电场和电流密度的同时应力引起的。...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管HEMT器件，其能够抑制热电子引起的动态导通电阻(R
ON
)退化，所述HEMT器件包括：基底；以及形成于所述基底上的半导体堆叠，所述半导体堆叠包括：下沟道层；位于所述下沟道层上方的插入层ISL，用于将电子约束在所述下沟道层中；上沟道层；位于所述上沟道层上方的界面增强层IEL，用于将所述电子约束在所述上沟道层中；以及位于所述IEL上方的势垒层，其中：所述ISL形成于所述下沟道层上方，以在所述下沟道层和所述ISL之间生成第一宽带隙异质结；所述IEL形成于所述上沟道层上方，以在所述上沟道层和所述IEL之间生成第二宽带隙异质结；所述ISL和所述IEL中的每一个都提供相对于在所述ISL和所述下沟道层之间以及在所述IEL和所述上沟道层之间产生的电子具有势垒的较高能带；以及所述势垒阻止或减少从所述下沟道层到所述势垒层的热电子流。2.根据权利要求1所述的HEMT器件，其中所述下沟道层选自包括GaN、InN及其合金的组；以及，所述ISL为二元III
‑
N族化合物(AlN)、三元III
‑
N族化合物(AlGaN、InAlN、InGaN)或四元III
‑
N族化合物(InAlGaN)的层。3.根据权利要求1所述的HEMT器件，其中所述上沟道层选自包括GaN、InN及其合金的组；以及，所述IEL为二元III
‑
N族化合物(AlN)、三元III
‑
N族化合物(AlGaN、InAlN、InGaN)或四元III
‑
N族化合物(InAlGaN)的层。4.根据权利要求1所述的HEMT器件，其中所述势垒层为二元III
‑
N族化合物(AlN)、三元III
‑
N族化合物(AlGaN、InAlN、InGaN)或四元III
‑
N族化合物(InAlGaN)的层。5.根据权利要求1所述的HEMT器件，其中所述半导体堆叠还包括在所述势垒层上方的P型盖帽，用于实现常关操作，其中所述P型盖帽是二元III
‑
N族化合物(AlN、GaN、InN)、三元III
‑
N族化合物(AlGaN、AlAlN、InGaN)或四元III
‑
N族化合物(InAlGaN)的层。6.根据权利要求5所述的HEMT器件，其中所述P型盖帽是P型氮化镓(p
‑
GaN)盖帽；以及，在没有凹陷蚀刻到所述势垒层中的情况下提供所述P型盖帽，以使所述HEMT器件具有存在原始上沟道层的平面顶部p
‑
GaN栅极。7.根据权利要求5所述的HEMT器件，其中：在所述势垒层上方沉积多个欧姆接触部，以形成至少源电极和漏电极；以及在所述P型盖帽上沉积栅电极。8.根据权利要求7所述的HEMT器件，其中在所述势垒层上方设置钝化层，分隔所述源电极、所述栅电极和所述漏电极，其中所述钝化层为选自AlN/SiN
x
、AlN/SiO2和SiN
x
/SiO2的单层或叠层。9.根据权利要求7所述的HE...

【专利技术属性】
技术研发人员：陈敬，廖航，郑柘炀，陈涛，
申请(专利权)人：香港科技大学，
类型：发明
国别省市：