具有熔丝型存储器单元阵列的非易失性存储器装置制造方法及图纸

本公开涉及具有熔丝型单元阵列的非易失性存储器装置，其包括eFuse单元阵列，在该eFuse单元阵列中交替设置不同类型的单位单元，并且不同类型的单位单元中的每一个包括PN二极管、第一NMOS晶体管和熔丝，其中，第一类型单位单元和第二类型单位单元通过公共节点彼此连接，并且第一类型单位单元和第二类型单位单元以相对于公共节点两侧对称的结构设置。单元以相对于公共节点两侧对称的结构设置。单元以相对于公共节点两侧对称的结构设置。

【技术实现步骤摘要】
具有熔丝型存储器单元阵列的非易失性存储器装置


[0001]以下描述涉及具有熔丝型单元阵列的非易失性存储器装置。

技术介绍

[0002]电源集成电路(IC)，例如电源管理IC(PMIC)装置可能需要小容量的非易失性一次性可编程(OTP)存储器来执行模拟微调功能。对于小容量的非易失性OTP存储器，提供了具有简单驱动方法和小面积的电熔丝(在下文中被称为eFuse)型一次性可编程存储器。这种eFuse型OTP存储器以使得通过在多晶硅熔丝或金属熔丝中使用约10mA至30mA的过电流来熔断eFuse的方式进行编程。
[0003]为了如上所述使用约10mA至30mA的编程电流来熔断eFuse，需要在构成存储器单元阵列的每个单位单元中包括具有预定值或更大的沟道宽度的MOS晶体管。然而，由于MOS晶体管，每个单位单元的面积不利地增加，这可能导致OTP存储器装置的整体大小的增加。

技术实现思路

[0004]提供了本
技术实现思路
以以简化形式引入一些构思，这些构思下面在具体实施方式中进一步描述。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用作帮助确定所要求保护的主题的范围。
[0005]因此，本公开内容的各种实施方式公开了一种包括具有小面积的熔丝型单元阵列的非易失性存储器装置。
[0006]本公开内容的各种实施方式公开了一种包括用于熔丝型单元阵列的每一列的公共节点的放电电路的非易失性存储器装置。
[0007]在一个总的方面中，一种存储器装置可以包括eFuse单元阵列，在该eFuse单元阵列中交替设置不同类型的单位单元，并且不同类型的单位单元中的每一个可以包括PN二极管、第一NMOS晶体管和熔丝，其中，第一类型单位单元和第二类型单位单元可以通过公共节点彼此连接，并且第一类型单位单元和第二类型单位单元可以以相对于公共节点两侧对称的结构设置。
[0008]以相对于公共节点两侧对称的结构设置的第一类型单位单元和第二类型单位单元可以连接至同一位线。
[0009]还可以包括被设置成围绕第一类型单位单元和第二类型单位单元的p型保护环。
[0010]熔丝可以连接在公共节点与第一节点之间。第一NMOS晶体管可以包括连接至读字线(RWL)的栅极端子、连接至位线的漏极端子和连接至第一节点的源极端子。PN二极管可以包括通过第一节点连接至熔丝的阳极和连接至写字线条(WWLB)的阴极，其中，RWL可以是被配置成接收指示读字线是否被激活的RWL信号的线，并且WWLB可以是被配置成接收WWLB信号的线，该WWLB信号是通过使指示写字线是否被激活的写字线(WWL)信号反相而获得。
[0011]还包括第一PMOS晶体管，该第一PMOS晶体管设置在单位单元外部，并且被配置成通过公共节点向第一类型单位单元和第二类型单位单元供应编程电流，其中，第一PMOS晶
体管可以包括连接至被配置成接收通过使熔丝熔断信号反相而获得的BLOWB信号的线的栅极端子、连接至电源电压的源极端子和连接至公共节点的漏极端子。
[0012]还包括第二NMOS晶体管，该第二NMOS晶体管设置在单位单元外部，并且被配置成通过公共节点将第一类型单位单元和第二类型单位单元在操作上连接至地，其中，第二NMOS晶体管可以包括连接至被配置成接收指示读取模式是否存在的RD信号的线的栅极端子、连接至公共节点的漏极端子和连接至地的源极端子。
[0013]还可以包括编程驱动器和感测放大器，该编程驱动器被配置成向eFuse单元阵列的列之中的选择的列的公共节点供应编程电流，该感测放大器被配置成基于所选择的列的位线的电压来读取所选择的列的单位单元之中的任何一个单位单元的数据。
[0014]还可以包括公共节点放电电路，该公共节点放电电路被配置成根据存储器装置的操作模式，基于控制信号来使在公共节点中充电的电压放电。
[0015]控制信号可以包括从感测放大器提供的并且指示读取模式是否存在的RD信号、以及通过使熔丝熔断信号反相而获得的BLOWB信号。
[0016]公共节点放电电路可以包括：第一反相器，其被配置成使RD信号反相并输出RD信号的反相信号；以及与非门，其被配置成对从第一反相器提供的RD信号的反相信号和BLOWB信号执行与非操作；第二反相器，其被配置成使与非门的输出信号反相；以及第三NMOS晶体管，其包括连接至第二反相器的输出端子的栅极端子、连接至公共节点的漏极端子和连接至地的源极端子，并且被配置成根据第二反相器的输出信号导通/截止。
[0017]当存储器装置的操作模式是待机模式或
‘0’
编程模式时，公共节点放电电路可以被配置成通过使第三NMOS晶体管导通来使在公共节点中充电的电压放电。
[0018]当存储器装置的操作模式是待机模式或
‘0’
编程模式时，RD信号可以是低电平，而BLOWB信号可以是高电平。
[0019]公共节点放电电路可以设置在单位单元外部。
[0020]在另一个总的方面中，存储器装置可以包括：包括单位单元的eFuse单元阵列；编程驱动器，其被配置成向公共节点供应编程电压，该公共节点与eFuse单元阵列的列之中的选择的列的单位单元具有连接；以及公共节点放电电路，其被配置成根据存储器装置的操作模式，基于控制信号使通过编程电压在公共节点中充电的电压放电。
[0021]控制信号可以包括指示读取模式是否存在的RD信号、以及通过使熔丝熔断信号反相而获得的BLOWB信号。
[0022]公共节点放电电路可以包括：第一反相器，其被配置成使RD信号反相并输出RD信号的反相信号；与非门，其被配置成对从第一反相器提供的RD信号的反相信号和BLOWB信号执行与非操作；以及第二反相器，其被配置成使与非门的输出信号反相；以及第三NMOS晶体管，其包括连接至第二反相器的输出端子的栅极端子、连接至公共节点的漏极端子和连接至地的源极端子，并且被配置成根据第二反相器的输出信号导通/截止。
[0023]当存储器装置的操作模式是待机模式或
‘0’
编程模式时，公共节点放电电路可以被配置成通过使第三NMOS晶体管导通来使在公共节点中充电的电压放电。
[0024]当存储器装置的操作模式是待机模式或
‘0’
编程模式时，RD信号可以是低电平，而BLOWB信号可以是高电平。
[0025]公共节点放电电路可以设置在单位单元外部。
[0026]多个单位单元中的每一个可以包括：连接在公共节点与第一节点之间的熔丝；第一NMOS晶体管，其包括连接至读字线(RWL)的栅极端子、连接至位线的漏极端子和连接至第一节点的源极端子；以及PN二极管，其包括通过第一节点连接至熔丝的阳极和连接至写字线条(WWLB)的阴极，其中，RWL可以是被配置成接收指示读字线是否被激活的RWL信号的线，并且WWLB可以是被配置成接收WWLB信号的线，该WWLB信号是通过使指示写字线是否被激活的写字线(WWL)信号反相而获得。
[0027]根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：eFuse单元阵列，在所述eFuse单元阵列中交替设置不同类型的单位单元，其中，所述不同类型的单位单元中的每一个包括PN二极管、第一NMOS晶体管和熔丝，其中，第一类型单位单元和第二类型单位单元通过公共节点彼此连接，并且其中，所述第一类型单位单元和所述第二类型单位单元以相对于所述公共节点两侧对称的结构设置。2.根据权利要求1所述的存储器装置，其中，以相对于所述公共节点两侧对称的结构设置的所述第一类型单位单元和所述第二类型单位单元连接至同一位线。3.根据权利要求1所述的存储器装置，还包括：被设置成围绕所述第一类型单位单元和所述第二类型单位单元的p型保护环。4.根据权利要求1所述的存储器装置，其中，所述熔丝连接在所述公共节点与第一节点之间，其中，所述第一NMOS晶体管包括连接至读字线RWL的栅极端子、连接至位线的漏极端子和连接至所述第一节点的源极端子，以及其中，所述PN二极管包括通过所述第一节点连接至所述熔丝的阳极和连接至写字线条WWLB的阴极，其中，所述RWL是被配置成接收指示读字线是否被激活的RWL信号的线，以及其中，所述WWLB是被配置成接收WWLB信号的线，所述WWLB信号是通过使指示写字线是否被激活的写字线(WWL)信号反相而获得。5.根据权利要求4所述的存储器装置，还包括：第一PMOS晶体管，其设置在所述单位单元外部，并且被配置成通过所述公共节点向所述第一类型单位单元和所述第二类型单位单元供应编程电流，其中，所述第一PMOS晶体管包括连接至被配置成接收通过使熔丝熔断信号反相而获得的BLOWB信号的线的栅极端子、连接至电源电压的源极端子和连接至所述公共节点的漏极端子。6.根据权利要求4所述的存储器装置，还包括：第二NMOS晶体管，其设置在所述单位单元外部，并且被配置成通过所述公共节点将所述第一类型单位单元和所述第二类型单位单元在操作上连接至地，其中，所述第二NMOS晶体管包括连接至被配置成接收指示读取模式是否存在的RD信号的线的栅极端子、连接至所述公共节点的漏极端子和连接至所述地的源极端子。7.根据权利要求1所述的存储器装置，还包括：编程驱动器，其被配置成向所述eFuse单元阵列的列之中的选择的列的公共节点供应编程电流；以及感测放大器，其被配置成基于所选择的列的位线的电压来读取所选择的列的单位单元之中的任何一个单位单元的数据。8.根据权利要求7所述的存储器装置，还包括：公共节点放电电路，其被配置成根据所述存储器装置的操作模式，基于控制信号来使在所述公共节点中充电的电压放电。9.根据权利要求8所述的存储器装置，其中，所述控制信号包括从所述感测放大器提供
的并且指示读取模式是否存在的RD信号、以及通过使熔丝熔断信号反相而获得的BLOWB信号。10.根据权利要求9所述的存储器装置，其中，所述公共节点放电电路包括：第一反相器，其被配置成使所述RD信号反相并输出所述RD信号的反相信号；与非门，其被配置成对从所述第一反相器提供的所述RD信号的反相信号和所述BLOWB信号执行与非操作；第二反相器，其被配置成使所述与非门的输出信号反相；以及第三...

【专利技术属性】
技术研发人员：朴星俊，金昭延，朴星范，安基植，
申请(专利权)人：启方半导体有限公司，
类型：发明
国别省市：