利用衬底的升高电阻区域的无源部件制造技术

集成电路

【技术实现步骤摘要】
【国外来华专利技术】利用衬底的升高电阻区域的无源部件Q因子增强

技术介绍

[0001]半导体器件
(
管芯
、
芯片
)
包括多种类型的电气部件
。
一种类型的电气部件是无源部件，其具有为频率的函数的阻抗
。
这种无源部件的示例包括电感器
、
变压器和电容器
。

技术实现思路

[0002]在一个示例中，一种集成电路
(IC)
包括半导体衬底和互连区域
。
半导体衬底具有第一表面和与第一表面相反的第二表面
。
半导体衬底具有带有无源部件的第一区域
。
衬底具有在第一区域之外的第二区域
。
第二区域的电阻小于第一区域的电阻
。
互连区域在半导体衬底的第二表面上
。
[0003]在另一示例中，一种在半导体晶片上制造
IC
的方法包括：在半导体衬底的第一区域中，在半导体衬底上形成无源部件
。
半导体衬底具有第一表面和与第一表面相反的第二表面
。
该方法进一步包括：按照图案，从半导体衬底的第一表面朝向半导体衬底的第二表面但并不一直延伸到半导体衬底的第二表面蚀刻贯穿晶片沟槽
(TWT)。
该图案沿着垂直于第一表面延伸的轴线与第一区域至少部分地重叠
。
该方法还包括在多个
TWT
中施加电介质聚合物
。
附图说明
[0004]为了对各种示例进行详细描述，现在将参考附图，其中：
[0005]图1是说明了根据示例的无源部件的品质
(Q)
因子与衬底电阻之间的关系的曲线图
。
[0006]图2‑
图4是根据示例的包含由贯穿晶片沟槽形成的隔离区域的示例半导体器件的视图
。
[0007]图5是以包括同心圆形沟槽的图案形成的贯穿晶片沟槽的示例
。
[0008]图
6A
‑
图
6K
是晶片的一部分的截面图，其图示了根据示例的用于制造贯穿晶片沟槽的工艺步骤
。
[0009]图7是其中提供了贯穿晶片沟槽以改善绝缘体上硅晶片中的无源部件的
Q
因子的示例
。
具体实施方式
[0010]附图中相同的附图标记用于相同或相似
(
功能上和
/
或结构上
)
的特征
。
[0011]无源电气部件类型的品质
(Q)
因子的定义是给定频率下其无功阻抗与其电阻的比率
。Q
因子是无单位量，其为无源部件的效率的度量
。Q
因子越高，无源部件越接近理想部件
(
理想部件是不将电能转化为热量的部件
)。
电感器的
Q
因子为
Q
＝
L*
ω
/Rs
，其中
L
是电感，
ω
是频率，
Rs
是电感器的串联电阻
。
电容器的
Q
因子为
Q
＝
1/(Rs*C*
ω
)
，其中
Rs
是电容器的串联电阻，并且
C
是电容器的电容
。
变压器包括两个电感器，每个电感器都由自己的
Q
因子表征
。
对于无源部件来说，与较低的
Q
因子相比，更希望具有较高的
Q
因子
。
[0012]无源部件制造在半导体衬底
(
例如硅
)
上
。
半导体衬底本身是导电的
。
无源部件
(
诸如电感器
)
可以在衬底中感应出电流
。
衬底中的电流的方向与电感器中的电流流动的方向相反
。
这种现象根据楞次定律来表征
。
这种效应降低了电感器的有效电感
。
另外，衬底的电阻表示电感器的串联电阻的增加
。
由于
Q
因子与电感成正比并且与电阻成反比，因此随着有效电感的减小和串联电阻的增加这两者，形成在半导体衬底上的电感器的
Q
因子减小
。
形成在半导体衬底上的电容器的
Q
因子也由于类似的现象而受到损害
。
[0013]图1图示了衬底的电阻
(Rsub)
与无源部件的
Q
因子之间的示例关系
。
如图1所示，对于较低电阻衬底
(
在
101
处标识
)
以及较高电阻衬底
(
在
103
处标识
)
，
Q
因子较高
。
然而，大多数或许多衬底具有在图1中由
102
标识的中间范围内的电阻
。
在衬底电阻范围
102
中，在这样的衬底上形成的无源部件的
Q
因子较低
。
图1中的示例曲线中的最低
Q
因子为
7.0
，但在较高衬底电阻
(
例如，在范围
103
内
)
时，
Q
因子较高
(
例如，8‑
9)。
[0014]本文描述的实施例涉及被背面蚀刻以在无源部件所在区下方形成沟槽的衬底
。
沟槽填充有电介质材料
。
通过在无源部件下方的衬底区中包括较高电阻电介质材料，该区中的衬底的电阻相对于不存在电介质填充沟槽的衬底而言增加
。
结果，靠近无源部件的衬底的有效电阻从范围
102
增加到范围
103
，并且因此有利地增加了该区中的
(
一个或多个
)
无源部件的
Q
因子
。
虽然本文描述的示例涉及体型半导体技术，但是本描述的其他示例包括基于绝缘体上硅
(SOI)
的半导体技术
。
[0015]如本文详细描述的，包括一个或多个无源部件的半导体器件形成在半导体衬底上
。
包含接触件和金属线以及可能的通孔的互连区域形成在衬底的顶表面上
。
沟槽被部分地穿过集成电路
(IC)
的衬底进行蚀刻，并用聚合物电介质填充以增加沟槽的区域中的衬底的电阻
。
沟槽被称为“贯穿晶片沟槽”(TWT)
并且形成在一个或多个无源部件下方的衬底区中...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种集成电路即
IC
，包括：半导体衬底，其具有第一表面和与所述第一表面相反的第二表面，所述半导体衬底具有带有无源部件的第一区域，所述半导体衬底具有在所述第一区域之外的第二区域，所述第二区域的所述电阻小于所述第一区域的所述电阻；以及互连区域，其在所述半导体衬底的所述第二表面上
。2.
根据权利要求1所述的
IC
，其中所述第一区域包括：贯穿晶片沟槽即
TWT
，其从所述半导体衬底的所述第一表面朝向所述半导体衬底的所述第二表面延伸但并不一直延伸到所述半导体衬底的所述第二表面，所述多个
TWT
限定沿着垂直于所述第一表面延伸的轴线与所述第一区域至少部分地重叠的图案；以及所述多个
TWT
中的电介质聚合物
。3.
根据权利要求2所述的
IC
，其中所述电介质聚合物是聚对二甲苯化合物
。4.
根据权利要求2所述的
IC
，其中所述电介质聚合物是氟化聚对二甲苯化合物
。5.
根据权利要求2所述的
IC
，其中所述图案是网格图案
。6.
根据权利要求2所述的
IC
，其中所述图案包括具有中心的一系列同心沟槽，所述图案包括从所述中心向外延伸并穿过所述同心沟槽的径向沟槽
。7.
根据权利要求1所述的
IC
，其中所述无源部件是电容器
、
电感器或变压器中的至少一者
。8.
一种集成电路即
IC
，包括：半导体衬底，其具有第一表面和与所述第一表面相反的第二表面，所述半导体衬底具有带有无源部件的第一区域；贯穿晶片沟槽即
TWT
，其从所述半导体衬底的所述第一表面朝向所述半导体衬底的所述第二表面延伸但并不一直延伸到所述半导体衬底的所述第二表面，所述多个
TWT
限定沿着垂直于所述第一表面延伸的轴线与所述第一区域至少部分地重叠的图案；以及所述多个
TWT
中的电介质聚合物
。9.
根据权利要求8所述的
IC
，其中所述图案是网格图案
。10.
...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：