一种基于电容裂解的制造技术

本发明专利技术公开了一种基于电容裂解的

【技术实现步骤摘要】
一种基于电容裂解的SAR ADC电路及其量化方法


[0001]本专利技术涉及集成电路
，尤其涉及一种基于电容裂解的
SAR ADC
电路及其量化方法
。

技术介绍

[0002]逐次逼近寄存器模数转换器主要是将自然界连续的模拟信号转换成模拟信号转换成可以供电路系统处理的数字信号
。
由于逐次逼近寄存器独特的量化方式和电路结构而在能耗效率方面一直具有较大的优势和潜力，并且内部的数字结构可以持续受益于
CMOS
工艺的缩小
。
但是传统的逐次二分法逼近式量化方式必须按照固定的程序进行电容阵列电压的切换，对某些范围内的输入信号，会存在不必要的转换周期，进而造成大量的功耗浪费，这构成了
SAR ADC(
逐次逼近寄存器型模数转换器
)
能效降低的设计瓶颈；
[0003]而对于
SAR ADC
的功耗主要集中在三个模块，分别是
DAC、
比较器以及数字逻辑电路，对于中等分辨率的
SAR ADC
，随着量化精度呈指数增长的电容器开关占据了大部分功耗
。
采用合适的电容器阵列和翻转策略，可以很大程度上降低
ADC
的功耗，因此为了进一步降低功耗，避免不必要转换周期，旁路窗口开关的概念被提出来，但是现有的旁路窗口开关结构需要两个额外比较器以及专门的外部参考电压来实现旁路检测，这会存在窗口大小影响量化精度
、
旁路窗口检测逻辑的复杂电路和额外功耗等问题；而对于现有的一种基于生理信号特征添加动态可跟踪旁路窗口的结构，可以依据人体生理信号的不同变化，动态调整窗口函数的范围
。
当信号超出预定义的旁路窗口范围时，
ADC
切换回全范围模式以重新获取信号，窗口调整过程存在能量浪费，再者对于现有的旁路窗
SAR ADC
结构，其旁路窗口添加需要一个粗略窗口检测电路以及一个精确窗口判断电路，这两个电路模块对半导体生产工艺
、
温度等极其敏感，工作过程中会存在旁路窗口添加准确性的问题
。
这不仅增加了
ADC
的功耗，也降低了
ADC
的量化精度
。

技术实现思路

[0004]为了解决上述技术问题，本专利技术的目的是提供一种基于电容裂解的
SAR ADC
电路及其量化方法，通过当被量化电压落入到裂解电容形成的旁路窗口内时，可以跳过后面部分电容的电压切换，直接对更低权重的电容进行电压变换，从而实现降低功耗和提升量化精度
。
[0005]本专利技术所采用的第一技术方案是：一种基于电容裂解的
SAR ADC
电路，包括采样开关电路模块
、DAC
裂解电容阵列模块
、
比较器模块和逻辑控制电路模块，所述采样开关电路模块的输出端与所述
DAC
裂解电容阵列模块的第一输入端连接，所述
DAC
裂解电容阵列模块的输出端与所述比较器模块的第一输入端连接，所述比较器模块的输出端与所述逻辑控制电路模块的输入端连接，所述逻辑控制电路模块的输出端分别与所述
DAC
裂解电容阵列模块的第二输入端
、
所述比较器模块的第二输入端反馈连接，其中：
[0006]所述采样开关电路模块用于获取差分模拟信号；
[0007]所述
DAC
裂解电容阵列模块用于根据采样时钟信号将所述差分模拟信号采样至所述
DAC
裂解电容阵列模块中的电容上极板，输出正端电压值与负端电压值；
[0008]所述比较器模块用于获取控制时钟信号，并对所述正端电压值与所述负端电压值进行比较处理，输出电压切换控制结果；
[0009]所述逻辑控制电路模块用于根据所述电压切换控制结果控制所述比较器模块的工作与所述
DAC
裂解电容阵列模块的电压切换
。
[0010]进一步，所述
DAC
裂解电容阵列模块包括第一子电容阵列模块
、
第二子电容阵列模块
、
第三子电容阵列模块和第四子电容阵列模块，所述第一子电容阵列模块的输入端与所述采样开关电路模块的第一输出端连接，所述第一子电容阵列模块的输出端与所述第二子电容阵列模块的输入端，所述第二子电容阵列模块的输出端与所述比较器模块的正极端连接，所述第三子电容阵列模块的输入端与所述采样开关电路模块的第二输出端连接，所述第三子电容阵列模块的输出端与所述第四子电容阵列模块的输入端，所述第四子电容阵列模块的输出端与所述比较器模块的负极端连接，其中：
[0011]所述第一子电容阵列模块
、
所述第二子电容阵列模块
、
所述第三子电容阵列模块和所述第四子电容阵列模块用于获取采样时钟信号，并根据所述采样时钟信号对所述差分模拟信号进行采样处理，输出所述正端电压值与所述负端电压值
。
[0012]进一步，所述第一子电容阵列模块包括第一电容组和第一开关组，所述第二子电容阵列模块包括第二电容组和第二开关组，所述第三子电容阵列模块包括第三电容组和第三开关组，所述第四子电容阵列模块包括第四电容组和第四开关组，其中：
[0013]所述第一电容组包括多个第一电容
C
a1
～
C
aj
，所述第一开关组包括多个第一开关，且每个所述第一电容的第一端均用于接收第一差分模拟信号
V
in+
，所述第一电容的第二端均与所述第一开关的第一端电性连接，所述第一开关的第二端选择性连接到基准电压
V
CM
、
基准电压
V
REF
或地电平
V
GND
；
[0014]所述第二电容组包括多个第二电容
C
b1
～
C
bj
，所述第二开关组包括多个第二开关，且每个所述第二电容的第一端均用于接收第一差分模拟信号
V
in+
，所述第二电容的第二端均与所述第二开关的第一端电性连接，所述第二开关的第二端选择性连接到基准电压
V
CM
、
基准电压
V
REF
或地电平
V
GND
；
[0015]所述第三电容组包括多个第三电容
C
d1
～
C
dj
，所述第三开关组包括多个第三开关，且每个所述第三电容的第一端均用于接收第二差分模拟信号
V
in
‑
，所述第三电容的第二端均与所述第三开关的第一端电性连接，所述第三开关的第二端选择性连接到基准电压
V
CM
、
基准电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于电容裂解的
SAR ADC
电路，其特征在于，包括采样开关电路模块
、DAC
裂解电容阵列模块
、
比较器模块和逻辑控制电路模块，所述采样开关电路模块的输出端与所述
DAC
裂解电容阵列模块的第一输入端连接，所述
DAC
裂解电容阵列模块的输出端与所述比较器模块的第一输入端连接，所述比较器模块的输出端与所述逻辑控制电路模块的输入端连接，所述逻辑控制电路模块的输出端分别与所述
DAC
裂解电容阵列模块的第二输入端
、
所述比较器模块的第二输入端反馈连接，其中：所述采样开关电路模块用于获取差分模拟信号；所述
DAC
裂解电容阵列模块用于根据采样时钟信号将所述差分模拟信号采样至所述
DAC
裂解电容阵列模块中的电容上极板，输出正端电压值与负端电压值；所述比较器模块用于获取控制时钟信号，并对所述正端电压值与所述负端电压值进行比较处理，输出电压切换控制结果；所述逻辑控制电路模块用于根据所述电压切换控制结果控制所述比较器模块的工作与所述
DAC
裂解电容阵列模块的电压切换
。2.
根据权利要求1所述一种基于电容裂解的
SAR ADC
电路，其特征在于，所述
DAC
裂解电容阵列模块包括第一子电容阵列模块
、
第二子电容阵列模块
、
第三子电容阵列模块和第四子电容阵列模块，所述第一子电容阵列模块的输入端与所述采样开关电路模块的第一输出端连接，所述第一子电容阵列模块的输出端与所述第二子电容阵列模块的输入端，所述第二子电容阵列模块的输出端与所述比较器模块的正极端连接，所述第三子电容阵列模块的输入端与所述采样开关电路模块的第二输出端连接，所述第三子电容阵列模块的输出端与所述第四子电容阵列模块的输入端，所述第四子电容阵列模块的输出端与所述比较器模块的负极端连接，其中：所述第一子电容阵列模块
、
所述第二子电容阵列模块
、
所述第三子电容阵列模块和所述第四子电容阵列模块用于获取采样时钟信号，并根据所述采样时钟信号对所述差分模拟信号进行采样处理，输出所述正端电压值与所述负端电压值
。3.
根据权利要求2所述一种基于电容裂解的
SAR ADC
电路，其特征在于，所述第一子电容阵列模块包括第一电容组和第一开关组，所述第二子电容阵列模块包括第二电容组和第二开关组，所述第三子电容阵列模块包括第三电容组和第三开关组，所述第四子电容阵列模块包括第四电容组和第四开关组，其中：所述第一电容组包括多个第一电容
C
a1
～
C
aj
，所述第一开关组包括多个第一开关，且每个所述第一电容的第一端均用于接收第一差分模拟信号
V
in+
，所述第一电容的第二端均与所述第一开关的第一端电性连接，所述第一开关的第二端选择性连接到基准电压
V
CM
、
基准电压
V
REF
或地电平
V
GND
；所述第二电容组包括多个第二电容
C
b1
～
C
bj
，所述第二开关组包括多个第二开关，且每个所述第二电容的第一端均用于接收第一差分模拟信号
V
in+
，所述第二电容的第二端均与所述第二开关的第一端电性连接，所述第二开关的第二端选择性连接到基准电压
V
CM
、
基准电压
V
REF
或地电平
V
GND
；所述第三电容组包括多个第三电容
C
d1
～
C
dj
，所述第三开关组包括多个第三开关，且每个所述第三电容的第一端均用于接收第二差分模拟信号
V
in
‑
，所述第三电容的第二端均与所述第三开关的第一端电性连接，所述第三开关的第二端选择性连接到基准电压
V
CM
、
基准
电压
V
REF
或地电平
V
GND
；所述第四电容组包括多个第四电容
C
e1
～
C
ej
，所述第四开关组包括多个第四开关，且每个所述第四电容的第一端均用于接收第二差分模拟信号
V
in
‑
，所述第四电容的第二端均与所述第四开关的第一端电性连接，所述第四开关的第二端选择性连接到基准电压
V
CM
、
基准电压
V
REF
或地电平
V
GND
。4.
一种基于电容裂解的
SAR ADC
电路的量化方法，其特征在于，包括以下步骤：基于采样开关电路模块获取差分模拟信号；根据采样时钟信号，通过
DAC
裂解电容阵列模块将所述差分模拟信号进行采样处理，输出正端电压值与负端电压值；获取控制时钟信号，基于比较器模块对所述正端电压值与所述负端电压值进行比较处理，输出电压切换控制结果；根据所述电压切换控制结果控制所述比较器模块的工作与所述
DAC
裂解电容阵列模块的电压切换
。5.
根据权利要求4所述一种基于电容裂解的
SAR ADC
电路的量化方法，其特征在于，所述根据采样时钟信号，通过
DAC
裂解电容阵列模块将所述差分模拟信号进行采样处理，输出正端电压值与负端电压值这一步骤，其具体包括：获取采样时钟信号；当所述采样时钟信号处于高电平波段时，触发所述
DAC
裂解电容阵列模块处于采样阶段，对所述差分模拟信号进行采样处理获取正端电压值与负端电压值；其中，所述对所述差分模拟信号进行采样处理获取正端电压值与负端电压值，包括：将所述
DAC
裂解电容阵列模块中的第一电容组中的第一电容
C
aj
、C
aj
‑1、C
aj
‑2的下极板和所述
DAC
裂解电容阵列模块中的第四电容组中的第四电容
C
ej
、C
ej
‑1、C
ej
‑2的下极板接基准电压
V
REF
，将所述
DAC
裂解电容阵列模块中的第二电容组中的第二电容
C
bj
、C
bj
‑1、C
bj
‑2的下极板和所述
DAC
裂解电容阵列模块中的第三电容组中的第三电容
C
dj
、C
dj
‑1、C
dj
‑2的下极板接地电平
V
GND
；将所述
DAC
裂解电容阵列模块中的第一电容组中的第一电容
C
aj
‑3至
C
a1
的下极板
、
所述
DAC
裂解电容阵列模块中的第二电容组中的第二电容
C
bj
‑3至
C
b1
的下极板
、
所述
DAC
裂解电容阵列模块中的第三电容组中的第三电容
C
dj
‑3至
C
d1
的下极板和所述
DAC
裂解电容阵列模块中的第四电容组中的第四电容
C
ej
‑3至
C
e1
的下极板接基准电压
V
CM
；将第一差分模拟信号
V
in+
输入至所述
DAC
裂解电容阵列模块中的第一电容组的上极板和第二电容组的上极板并采样为正端电压值
V
p
，将第二差分模拟信号
V
in
‑
输入至所述
DAC
裂解电容阵列模块中的第三电容组的上极板和第四电容组的上极板并采样为负端电压值
V
n
。6.
根据权利要求4所述一种基于电容裂解的
SAR ADC
电路的量化方法，其特征在于，所述获取控制时钟信号，基于比较器模块对所述正端电压值与所述负端电压值进行比较处理，输出电压切换控制结果这一步骤，其具体包括：获取控制时钟信号，所述控制时钟信号包括第一控制时钟信号和第二控制时钟信号；当所述第一控制时钟信号表示高电平时，所述比较器模块接收所述正端电压值
V
p
与所述负端电压值
V
n
并进行第一次比较处理；若所述正端电压值
V
p
大于所述负端电压值
V
n
，则输出量化值
D[9]
＝1；
若所述正端电压值
V
p
小于所述负端电压值
V
n
，则输出量化值
D[9]
＝0；当所述第二控制时钟信号表示高电平时，所述比较器模块接收所述正端电压值
V
p
与所述负端电压值
V
n
并进行第二次比较处理，输出量化值
D[8]
1st
，其中，量化值
D[8]
包括量化值
D[8]
1st
和量化值
D[8]
2nd
，若所述量化值
D[9]
和量化值
D[8]
1st
亦或结果为1，输出
D[8]
的值，否则进行再次量化出量化值
D[8]
2nd

【专利技术属性】
技术研发人员：刘京京，孙康康，姜园，
申请(专利权)人：中山大学，
类型：发明
国别省市：