一种双隔离电平转换电路结构制造技术

本发明专利技术属于集成电路

【技术实现步骤摘要】
一种双隔离电平转换电路结构


[0001]本专利技术属于集成电路
I/O
端口设计
，具体提供一种双隔离电平转换电路结构
。

技术介绍

[0002]在超大规模集成电路中，经常需要在不同端口之间进行数据交互，为满足不同供电电压系统之间正常工作，高电平到低电平的转换可以通过简单的缓冲驱动器来实现；但是，受限于低电平的驱动能力，低电平到高电平的转换往往需要较为复杂的结构
。
因此，需要在两套电压域系统中间插入电平转换单元
。
[0003]目前，电平转换电路被广泛地应用于各类集成电路中，用于为各类电路模块提供合适的工作电压
。
常用的电平转换电路如图1所示，该电平转换电路包括一对
PMOS
晶体管
P1
和
P2、
一对
NMOS
晶体管
N1
和
N2、
以及组成反相器的
PMOS
晶体管
PC1
和
NMOS
晶体管
NC1
，其中，
PMOS
晶体管
P1、P2
和
NMOS
晶体管
N1、N2
采用的是具有厚栅氧化层的高压晶体管，工作电压为
VDDH
，
PMOS
晶体管
PC1
和
NMOS
晶体管
NC1
采用的是薄栅氧化层的低压晶体管；这些器件连接为交叉锁存的方式，即
NMOS
晶体管
N1
和
PMOS
晶体管
P1
串联接在电源
VDDH
和地
VSS
之间，
NMOS
晶体管
N2
和
PMOS
晶体管
P2
也是同样连接；同时，
PMOS
晶体管
P1
的栅极连接在
PMOS
晶体管
P2
和
NMOS
晶体管
N2
共同的漏极，同理，
PMOS
晶体管
P2
的栅极连接在
PMOS
晶体管
P1
和
NMOS
晶体管
N1
共同的漏极处；反相器由
PMOS
晶体管
PC1
和
NMOS
晶体管
NC1
串联在电源
VDDL
和地
VSS
之间，
PMOS
晶体管
PC1
和
NMOS
晶体管
NC1
的栅极连接在一起再连入输入端
I
，而两晶体管的漏极相连再连入
N2
栅极；正相输出节点
OP
为
PMOS
晶体管
P2
和
NMOS
晶体管
N2
的共同漏极，反相输出节点
ON
为
PMOS
晶体管
P1
和
NMOS
晶体管
N1
的共同漏极
。
从电路结构可以很快理解，如图1所示的电平转换电路实际上可以认为是两个串行连接的反相器的功能，只不过输入输出信号的电平不一样；例如，当输入节点
I
为逻辑高，
NMOS
晶体管
N1
和
PMOS
晶体管
P2
将导通，而
NMOS
晶体管
N2
和
PMOS
晶体管
P1
关闭，从而使得正相输出端
OP
为逻辑高，而反相输出端
ON
为逻辑低
。
[0004]虽然，如图1所示的电平转换电路能够通过对称的
PMOS
晶体管和
NMOS
晶体管的开启和关断实现电平的转换；但如上述所述，此结构在电平转换的过程中输入节点
I
和输出节点
OP
均为逻辑高
、
而输出节点
ON
均为逻辑低，在下一次翻转时，即当输入节点
I
由逻辑高变为逻辑低，经过反相器
N2
栅极电平由逻辑低变为逻辑高，此时输出节点
ON
还维持原来的逻辑低状态，
PMOS
晶体管
P2
还未关断；在此过程中，
PMOS
晶体管
P2
和
NMOS
晶体管
N2
都处于开启状态，会在从电源
VDDH
经过两个晶体管到地
VSS
有贯通电流，造成功耗损失；同时，上述过程实际上是上拉的
PMOS
晶体管和下拉的
NMOS
晶体管的一种竞争，由于
NMOS
晶体管的栅极是由较低的电压驱动，而
PMOS
晶体管的栅极是由较高的电压驱动，为了平衡上下拉晶体管，
NMOS
晶体管一般需要比
PMOS
晶体管的尺寸要大很多
。
另外，因为
NMOS
晶体管
N1
和
N2
是厚栅氧化层晶体管，阈值电压相比于薄栅氧化层晶体管要大，由于
NMOS
晶体管是由低电压驱动栅极，当输入电压信号较低时，下拉的
NMOS
晶体管翻转能力不如上拉的
PMOS
晶体管，可能会使得
输出信号与输入信号差距较大，不能做到有效的电平转换，甚至无法进行电平翻转，在此情况下若还采用此结构，则需要极大地增加下拉
NMOS
晶体管的尺寸，这显然是不现实的
。
[0005]由此可见，基于上述存在的问题，需要对电平转换的结构进行适当的改进，以克服在电平转换过程中遇到的困难
。

技术实现思路

[0006]本专利技术的目的在于提供一种双隔离电平转换的电路结构，同时采用了一对
PMOS
管和一对
NMOS
对上下拉过程进行一定的隔离，减小上下拉的竞争关系，以解决在
技术介绍
中存在的输入信号较低时无法进行电平转换的问题
。
[0007]为实现上述目的，本专利技术采用的技术方案为：
[0008]一种双隔离电平转换电路结构，其特征在于：
[0009]包括：第一输入
NMOS
晶体管
NC1、
第二输入
NMOS
晶体管
NC2、
第一偏置
NMOS
晶体管...

【技术保护点】

【技术特征摘要】
1.
一种双隔离电平转换电路结构，其特征在于：包括：第一输入
NMOS
晶体管
NC1、
第二输入
NMOS
晶体管
NC2、
第一偏置
NMOS
晶体管
N1、
第二偏置
NMOS
晶体管
N2
；第一输入
NMOS
晶体管
NC1
栅极接正相输入端
、
源极接地
VSS、
漏极接第一偏置
NMOS
晶体管
N1
的源极，第二输入
NMOS
晶体管
NC2
的栅极接反相输入端
、
源极接地
VSS、
漏极接第二偏置
NMOS
晶体管
N2
的源极，第一
、
第二输入
NMOS
晶体管的栅极均接偏置电压
Vb
，第一偏置
NMOS
晶体管
N1
的漏极接反相输出端
ON
，第二偏置
NMOS
晶体管
N2
的漏极接正相输出端
OP
；还包括：第一
PMOS
晶体管
P1、
第二
PMOS
晶体管
P2、
第三
PMOS
晶体管
P3、
第四
PMOS
晶体管
P4、
第一辅助上拉
PMOS
晶体管
P5、
第二辅助上拉
PMOS
晶体管
P6、
第一延时单元
、
第二延时单元；第一
PMOS
晶体管
P1
栅极与正相输出端
OP
连接
、
漏极与第三
PMOS
晶体管
P3
源极连接，第二
PMOS
晶体管
P2
栅极与反相输出端
ON
连接
、
漏极与第四
PMOS
晶体管
P4
源极连接，第一
、
第二
PMOS
晶体管的源极均与高电压电源
VDDH
相连，第三
、
第四
PMOS
晶体管的漏极分别与反相输出端
ON、
正相输出端
OP
连接，第三
、
第四
PMOS
晶体管的栅极分别经过第一延时单元
、
第二延时单元与反相输出端
ON、
正相输出端
OP
连接；第一辅助上拉
PMOS
晶体管
P5
栅极与正相输出端
OP
连接
、
漏极与反相输出端
ON
连接，第二辅...

【专利技术属性】
技术研发人员：谢倩，王寅辉，王政，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：