输入输出驱动器结构制造技术

本发明专利技术涉及输入输出驱动器技术领域，公开了输入输出驱动器结构

【技术实现步骤摘要】
输入输出驱动器结构、输入输出控制方法及通信系统


[0001]本专利技术涉及输入输出驱动器
，具体涉及输入输出驱动器结构
、
输入输出控制方法及通信系统
。

技术介绍

[0002]现场可编程门阵列
(Field Programmable Gate Array
，
FPGA)
需要通过输入输出驱动器
(IO BUF)
与外部器件通信，输入输出驱动器用于将现场可编程门阵列内部的信号转换为外部器件可识别的信号以及用于将外部器件发出的信号转换为现场可编程门阵列可识别的信号
。
相关技术人员设计输入输出驱动器的过程中，往往需要考虑电压级别
、
信号速度
、
功耗等因素，为降低设计难度，相关技术中提供了多种输入输出驱动器架构，但每种输入输出驱动器架构往往只适用于特定场景，在场景更换的情况下，则必须使用另一种输入输出驱动器架构
。
由此带来的问题是，在外部器件更换或外部器件的通信参数更新等情况下，输入输出驱动器架构也要随之更换，这种情况不仅导致用户投入成本增加的问题，而且会延长项目交付时间
。
因此，常规输入输出驱动器架构存在使用场景受限的问题，亟需对常规输入输出驱动器架构进行改进或优化
。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种输入输出驱动器结构
、
输入输出控制方法及通信系统，以解决常规输入输出驱动器架构存在使用场景受限的问题
。
[0004]第一方面，本专利技术提供了一种输入输出驱动器结构，包括：
[0005]第一单端输出模块，与第一端子连接，第一单端输出模块用于将第一目标器件发出的第一单端信号输出至第一端子，第一端子用于与第二目标器件连接；
[0006]第一单端输入模块，与第一端子连接，第一单端输入模块用于将从第一端子输入的第二单端信号向第一目标器件发送，第二单端信号由第二目标器件发出；
[0007]第一差分输入模块，与第一端子
、
第二端子分别连接，第一差分输入模块用于将从第一端子输入的第一差分信号和从第二端子输入的第二差分信号进行差分解码，以及用于将通过差分解码得到的第三差分信号向第一目标器件发送，第一差分信号和第二差分信号均由第二目标器件发出，第二端子用于与第二目标器件连接；
[0008]第一差分输出模块，与第一端子
、
第二端子分别连接，第一差分输出模块用于对第四差分信号进行差分编码，得到通过第一端子输出的第五差分信号和通过第二端子输出的第六差分信号；
[0009]第二单端输出模块，与第二端子连接，第二单端输出模块用于将第一目标器件发出的第三单端信号输出至第二端子，第二端子用于与第二目标器件连接；
[0010]第二单端输入模块，与第二端子连接，第二单端输入模块用于将从第二端子输入的第四单端信号向第一目标器件发送，第四单端信号由第二目标器件发出；
[0011]第二差分输入模块，与第一端子
、
第二端子分别连接，第二差分输入模块用于将从
第一端子输入的第七差分信号和从第二端子输入的第八差分信号进行差分解码，以及用于将通过差分解码得到的第九差分信号向第一目标器件发送，第七差分信号和第八差分信号均由第二目标器件发出
。
[0012]相比于常规技术中的输入输出驱动器架构只能适用于特定场景的问题，本专利技术提供了一种全新的输入输出驱动器结构，能够支持基于第一单端输出模块和
/
或第二单端输出模块提供的单端输出工作模式
、
基于第一单端输入模块和
/
或第二单端输入模块提供的单端输入工作模式
、
基于第一差分输入模块和
/
或第二差分输入模块提供的差分输入工作模式以及基于第一差分输出模块提供的差分输出工作模式，从而本专利技术能够在不同的使用场景下使用对应的工作模块，在场景更换的情况下，无需更换输入输出驱动器结构，即避免了相关技术在场景更换的情况下必须要更换输入输出驱动器硬件的问题，从而明显降低用户投入成本，缩短了输入输出驱动器相关项目交付时间
。
[0013]在一种可选的实施方式中，第一单端输出模块具有第一输入端和第一输出端，第一输入端用于接收第一单端信号，第一输出端用于输出通过第一单端输出模块处理后的第一单端信号，第一输出端与第一端子连接；
[0014]第一单端输入模块具有第二输入端和第二输出端，第二输入端用于接收第二单端信号，第二输入端与第一端子连接，第二输出端用于发出通过第一单端输入模块处理后的第二单端信号；
[0015]第一差分输入模块具有第三输入端
、
第四输入端以及第三输出端，第三输入端与第一端子连接，第四输入端与第二端子连接，第三输入端用于接收第一差分信号，第四输入端用于接收第二差分信号，第三输出端用于向第一目标器件发送第三差分信号
。
[0016]本专利技术使用第一端子直接连接第一单端输出模块和第一单端输入模块，并使用第一端子和第二端子直接连接第一差分输入模块，可见本专利技术在使用较少数量的端子的情况下实现单端输出功能
、
单端输入功能及差分输入功能
。
[0017]在一种可选的实施方式中，第一差分输出模块具有第五输入端
、
第四输出端以及第五输出端，第五输入端用于接收第四差分信号，第四输出端与第一端子连接，第五输出端与第二端子连接，第四输出端用于输出第五差分信号至第一端子，第五输出端用于输出第六差分信号至第二端子
。
[0018]本专利技术使用第一端子和第二端子直接连接第一差分输出模块，可见本专利技术还能够在使用较少数量的端子的情况下实现了单端输出功能
、
单端输入功能
、
差分输入功能及差分输出功能
。
[0019]在一种可选的实施方式中，第二单端输出模块具有第六输入端和第六输出端，第六输入端用于接收第三单端信号，第六输出端用于输出通过第二单端输出模块处理后的第三单端信号，第六输出端与第二端子连接；
[0020]第二单端输入模块具有第七输入端和第七输出端，第七输入端用于接收第四单端信号，第七输入端与第二端子连接，第七输出端用于发出通过第二单端输入模块处理后的第四单端信号；
[0021]第二差分输入模块具有第八输入端
、
第九输入端以及第八输出端，第八输入端与第一端子连接，第九输入端与第二端子连接，第八输入端用于接收第七差分信号，第九输入端用于接收第八差分信号，第八输出端用于向第一目标器件发送第九差分信号
。
[0022]本专利技术使用第二端子直接连接第二单端输出模块和第二单端输入模块，并使用第二端子和第一端子直接连接第二差分输入模块，可见本专利技术还能够基于上述第一端子和第二端子分别与第一单端输出模块
、
第一单端输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种输入输出驱动器结构，其特征在于，包括：第一单端输出模块，与第一端子连接，所述第一单端输出模块用于将第一目标器件发出的第一单端信号输出至所述第一端子，所述第一端子用于与第二目标器件连接；第一单端输入模块，与所述第一端子连接，所述第一单端输入模块用于将从所述第一端子输入的第二单端信号向所述第一目标器件发送，所述第二单端信号由所述第二目标器件发出；第一差分输入模块，与所述第一端子
、
第二端子分别连接，所述第一差分输入模块用于将从所述第一端子输入的第一差分信号和从所述第二端子输入的第二差分信号进行差分解码，以及用于将通过差分解码得到的第三差分信号向所述第一目标器件发送，所述第一差分信号和所述第二差分信号均由所述第二目标器件发出，所述第二端子用于与所述第二目标器件连接；第一差分输出模块，与所述第一端子
、
所述第二端子分别连接，所述第一差分输出模块用于对第四差分信号进行差分编码，得到通过所述第一端子输出的第五差分信号和通过所述第二端子输出的第六差分信号；第二单端输出模块，与所述第二端子连接，所述第二单端输出模块用于将所述第一目标器件发出的第三单端信号输出至所述第二端子，所述第二端子用于与所述第二目标器件连接；第二单端输入模块，与所述第二端子连接，所述第二单端输入模块用于将从所述第二端子输入的第四单端信号向所述第一目标器件发送，所述第四单端信号由所述第二目标器件发出；第二差分输入模块，与所述第一端子
、
所述第二端子分别连接，所述第二差分输入模块用于将从所述第一端子输入的第七差分信号和从所述第二端子输入的第八差分信号进行差分解码，以及用于将通过差分解码得到的第九差分信号向所述第一目标器件发送，所述第七差分信号和所述第八差分信号均由所述第二目标器件发出
。2.
根据权利要求1所述的输入输出驱动器结构，其特征在于，所述第一单端输出模块具有第一输入端和第一输出端，所述第一输入端用于接收所述第一单端信号，所述第一输出端用于输出通过所述第一单端输出模块处理后的所述第一单端信号，所述第一输出端与所述第一端子连接；所述第一单端输入模块具有第二输入端和第二输出端，所述第二输入端用于接收所述第二单端信号，所述第二输入端与所述第一端子连接，所述第二输出端用于发出通过所述第一单端输入模块处理后的所述第二单端信号；所述第一差分输入模块具有第三输入端
、
第四输入端以及第三输出端，所述第三输入端与所述第一端子连接，所述第四输入端与所述第二端子连接，所述第三输入端用于接收所述第一差分信号，所述第四输入端用于接收所述第二差分信号，所述第三输出端用于向所述第一目标器件发送所述第三差分信号
。3.
根据权利要求2所述的输入输出驱动器结构，其特征在于，所述第一差分输出模块具有第五输入端
、
第四输出端以及第五输出端，所述第五输入端用于接收所述第四差分信号，所述第四输出端与所述第一端子连接，所述第五输出端与所述第二端子连接，所述第四输出端用于输出所述第五差分信号至所述第一端子，所述第
五输出端用于输出所述第六差分信号至所述第二端子
。4.
根据权利要求3所述的输入输出驱动器结构，其特征在于，所述第二单端输出模块具有第六输入端和第六输出端，所述第六输入端用于接收所述第三单端信号，所述第六输出端用于输出通过所述第二单端输出模块处理后的所述第三单端信号，所述第六输出端与所述第二端子连接；所述第二单端输入模块具有第七输入端和第七输出端，所述第七输入端用于接收所述第四单端信号，所述第七输入端与所述第二端子连接，所述第七输出端用于发出通过所述第二单端输入模块处理后的所述第四单端信号；所述第二差分输入模块具有第八输入端
、
第九输入端以及第八输出端，所述第八输入端与所述第一端子连接，所述第九输入端与所述第二端子连接，所述第八输入端用于接收所述第七差分信号，所述第九输入端用于接收所述第八差分信号，所述第八输出端用于向所述第一目标器件发送所述第九差分信号
。5.
根据权利要求4所述的输入输出驱动器结构，其特征在于，还包括：第二差分输出模块，具有第十输入端
、
第九输出端以及第十输出端，所述第十输入端用于接收第十差分信号，所述第二差分输出模块用于对所述第十差分信号进行差分编码，得到第十一差分信号和第十二差分信号，所述...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：苏州异格技术有限公司，
类型：发明
国别省市：