三维芯片制造技术

本申请公开一种三维芯片

【技术实现步骤摘要】
三维芯片、芯片单元、键合对准检测方法及相关设备


[0001]本申请涉及芯片
，尤其涉及一种三维芯片
、
芯片单元
、
键合对准检测方法及相关设备
。

技术介绍

[0002]3DIC(
三维芯片
)
是将多个晶片
(
芯片
)
在垂直方向进行堆叠互连而形成的一种全新的芯片结构，具有集成度高
、
功耗低
、
带宽高
、
面积小
、
互连线短
、
支持异构集成等特点
。
目前，三维芯片的制备工艺通常采用
HB(Hybrid Bonding
，混合键合技术
)
，混合键合技术的可靠性测试大多集中于
EM(
电迁移
)、SM(
应力迁移
)
以及封装可靠性测试
。
[0003]然而，无论多么先进的对准技术，也不可避免
Hybrid Bonding
的对准出现偏差，目前对于三维芯片键合的对准情况，难以进行准确的测试
。

技术实现思路

[0004]本申请实施例提供一种三维芯片
、
芯片单元
、
键合对准检测方法及相关设备，能够更准确的测试三维芯片的键合对准情况
。
[0005]本申请实施例的第一方面，提供一种三维芯片，包括：
[0006]至少两个芯片单元，所述至少两个芯片单元通过键合结构键合连接，每个所述芯片单元包括至少一个测试结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；
[0007]其中，至少两个所述芯片单元的所述测试结构相对设置，相对设置的所述测试结构形成极板电容，所述极板电容的电容值用于反映所述至少两个芯片单元的所述键合结构的键合对准情况
。
[0008]在一些实施方式中，所述测试结构用于连接电信号测试仪，并利用所述电信号测试仪检测所述极板电容的电容值，将检测到的电容与设计电容进行比对，进而确定所述三维芯片的键合对准情况，所述设计电容为所述测试结构在所述键合面上的投影完全重合时的电容
。
[0009]在一些实施方式中，响应于检测到的所述极板电容的电容值与设计电容值匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于键合对准状态；
[0010]响应于检测到的所述极板电容的电容值与所述设计电容值不匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于未键合对准状态
。
[0011]在一些实施方式中，所述芯片单元包括：
[0012]衬底层；
[0013]金属层，所述金属层设置于所述键合面与所述衬底层之间；
[0014]所述键合结构与所述金属层电连接，所述测试结构与所述金属层同层设置
。
[0015]在一些实施方式中，所述金属层至少包括第一金属层和第二金属层，所述第二金属层设置于所述第一金属层与所述衬底层之间；
[0016]所述测试结构与所述第一金属层同层设置；和
/
或，
[0017]所述测试结构与所述第二金属层同层设置
。
[0018]在一些实施方式中，所述至少两个芯片单元包括第一芯片单元以及第二芯片单元；
[0019]所述测试结构包括第一测试结构和第二测试结构，所述第一测试结构设置于所述第一芯片单元，所述第二测试结构设置于所述第二芯片单元
。
[0020]在一些实施方式中，所述测试结构与所述第一金属层同层设置；
[0021]所述第一芯片单元的所述第二金属层内设置有第一连接层，所述第一测试结构通过第一导电孔连接所述连接层，所述连接层通过第二导电孔朝向所述第一芯片单元的所述衬底层方向引出；
[0022]所述第二芯片单元的所述第二金属层与所述第二测试结构在所述键合面上的正投影至少部分重合，所述第二芯片单元的所述第二金属层通过第三导电孔与所述第二测试结构连接，所述第二芯片单元的所述第二金属层通过第四导电孔朝向所述第二芯片单元的所述衬底层方向引出
。
[0023]在一些实施方式中，所述测试结构与所述第二金属层同层设置；
[0024]所述第一测试结构通过第一导电孔朝向所述第一芯片单元的所述衬底层方向引出；
[0025]所述第二芯片单元的所述第二金属层与所述第二测试结构连接
。
[0026]在一些实施方式中，所述芯片单元包括边缘区域和中间区域，所述边缘区域全部围绕所述中间区域，所述边缘区域和所述中间区域内分别设置有至少一个所述测试结构
。
[0027]本申请实施例的第二方面，提供一种芯片单元，包括：
[0028]衬底层；
[0029]金属层，设置于所述衬底层的一侧，所述金属层内设置有至少一个测试结构；
[0030]键合结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；
[0031]其中，所述测试结构用于与相对设置的芯片单元上的所述测试结构形成极板电容，所述极板电容的电容值用于反映两个相对设置的芯片单元的所述键合结构的对准情况
。
[0032]在一些实施方式中，所述芯片单元，还包括：
[0033]顶层介质层，所述金属层设置于所述衬底层与所述顶层介质层之间
。
[0034]本申请实施例的第三方面，提供一种键合对准检测方法，包括：
[0035]测试三维芯片内相对设置的测试结构形成的极板电容的电容值，以得到测试电容值；
[0036]根据所述测试电容值，确定所述三维芯片的键合对准情况
。
[0037]在一些实施方式中，所述根据所述测试电容值，确定所述三维芯片的键合对准情况，包括：
[0038]判断所述三维芯片内的所述极板电容的设计电容值与所述测试电容值是否匹配，以确定所述芯片单元上的所述键合结构的键合对准情况，其中，响应于所述测试电容值与所述设计电容值匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于键合对
准状态，响应于所述测试电容值与所述设计电容值不匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于未键合对准状态
。
[0039]在一些实施方式中，所述测试三维芯片内相对设置的测试结构形成的极板电容的电容值，以得到测试电容值，包括：
[0040]分别对键合连接的两个所述芯片单元内相对设置的所述测试结构施加测试电压，以对所述极板电容进行充电；
[0041]在所述极板电容放电的过程中，测试所述极板电容的电容值，以得到所述测试电容值
。
[0042]在一些实施方式中，所述判断所述三维芯片内的所述极板电容的设计电容值与所述测试电容值是否匹配，以确定所述芯片单元上的所述键合结构的键合对准情况，包括：<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种三维芯片，其特征在于，包括：至少两个芯片单元，所述至少两个芯片单元通过键合结构键合连接，每个所述芯片单元包括至少一个测试结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；其中，至少两个所述芯片单元的所述测试结构相对设置，相对设置的所述测试结构形成极板电容，所述极板电容的电容值用于反映所述至少两个芯片单元的所述键合结构的键合对准情况
。2.
根据权利要求1所述的三维芯片，其特征在于，所述测试结构用于连接电信号测试仪，并利用所述电信号测试仪检测所述极板电容的电容值，将检测到的电容与设计电容进行比对，进而确定所述三维芯片的键合对准情况，所述设计电容为所述测试结构在所述键合面上的投影完全重合时的电容
。3.
根据权利要求1或2所述的三维芯片，其特征在于，所述芯片单元包括：衬底层；金属层，所述金属层设置于所述键合面与所述衬底层之间；所述键合结构与所述金属层电连接，所述测试结构与所述金属层同层设置
。4.
一种芯片单元，其特征在于，包括：衬底层；金属层，设置于所述衬底层的一侧，所述金属层内设置有至少一个测试结构；键合结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；其中，所述测试结构用于与相对设置的芯片单元上的所述测试结构形成极板电容，所述极板电容的电容值用于反映两个相对设置的芯片单元的所述键合结构的对准情况
。5.
一种...

【专利技术属性】
技术研发人员：马斌，麻乐，殷鹏，高旭东，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：