像素驱动电路及其驱动方法和显示设备技术

本申请提出一种像素驱动电路及其驱动方法和显示设备

【技术实现步骤摘要】
像素驱动电路及其驱动方法和显示设备


[0001]本申请涉及显示设备
，尤其涉及一种像素驱动电路及其驱动方法和显示设备
。

技术介绍

[0002]LCD
显示行业中，
DRD(Double Rate Driving
，双速率驱动
)
设计目前受到越来越多的应用，因为其可以节省覆晶薄膜
(Chip On Film
，
COF)
数量，降低成本
。
比如采用
dual gate(
双栅极
)
像素架构，每两列子像素共用一个数据线，每一行像素对应两个栅极
,
相比
Sigal
‑
gate(
单栅极
)
像素架构
,
数据线数量和
COF
数量减半
,
栅极数量和
GOA
级数加倍
。
然而，如图1所示
dual gate
像素架构中，同时驱动两行扫描线时，同一数据线上对应要么同时连通两个不同颜色的子像素，要么没有连通子像素
。
而事实上在驱动时，同一数据线只能输出同一颜色像素数据，而无法同时输出两个不同颜色的像素数据，也就是说，图1所示的
dual gate
像素架构并不能应用于
DLG(
倍频刷新技术
)
驱动的场景
。

技术实现思路

[0003]本申请实施例的主要目的在于提出一种像素驱动电路及其驱动方法和显示设备
。
旨在提供一种新型
dual gate
像素架构，存在同时驱动两行时，同一数据线上可同时连通两个相同颜色的子像素的情况，可应用于
DLG
驱动的场景
。
[0004]为实现上述目的，本申请实施例的第一方面提出了一种像素驱动电路，包括沿列方向上交替排布的第一像素组和第二像素组，所述第一像素组和所述第二像素组均连接同一共享数据线；
[0005]所述第一像素组包括列向相邻设置的第一行向阵列与第二行向阵列，所述第一行向阵列包括行向间隔设置的第一子像素与第二子像素，所述第二行向阵列包括行向间隔设置的第三子像素与第四子像素，所述第一子像素连接第
n
行扫描线，所述第二子像素连接第
n+1
行扫描线，所述第三子像素连接第
n+3
行扫描线，所述第四子像素连接第
n+2
行扫描线；
[0006]所述第二像素组包括列向相邻设置的第三行向阵列与第四行向阵列，所述第三行向阵列包括行向间隔设置的第五子像素与第六子像素，所述第四行向阵列包括行向间隔设置的第七子像素与第八子像素，所述第五子像素连接第
n+5
行扫描线，所述第六子像素连接第
n+4
行扫描线，所述第七子像素连接第
n+6
行扫描线，所述第八子像素连接第
n+7
行扫描线，
n
为大于等于1的自然数；
[0007]所述第一子像素
、
所述第三子像素
、
所述第五子像素
、
第七子像素沿列向依次排列形成第一列向阵列，所述第二子像素
、
所述第四子像素
、
所述第六子像素
、
第八子像素沿列向依次排列形成第二列向阵列，所述共享数据线与各所述扫描线交叉配置，所述共享数据线穿过所述第一列向阵列与所述第二列向阵列之间的位置，并且与所述第一列向阵列及所述第二列向阵列上的各个子像素均连接；
[0008]同一列向阵列中的各子像素的颜色相同
。
[0009]在本申请的一个实施例中，所述第一行向阵列包含有交替设置的多个所述第一子像素与多个所述第二子像素，所述第二行向阵列包含有交替设置的多个所述第三子像素与多个所述第四子像素，所述第三行向阵列包含有交替设置的多个所述第五子像素与多个所述第六子像素，所述第四行向阵列包含有交替设置的多个所述第七子像素与多个所述第八子像素，所述像素驱动电路中相应形成沿行向交替排列的多个所述第一列向阵列与多个所述第二列向阵列，所述像素驱动电路中设置有行向间隔设置的多个所述共享数据线，所述共享数据线穿过相应的所述第一列向阵列与所述第二列向阵列之间的位置
。
[0010]在本申请的一个实施例中，各所述行向阵列中的任意相邻两个子像素的颜色不同
。
[0011]在本申请的一个实施例中，所述像素驱动电路被配置为以第一预设周期进行驱动，所述预设周期为依次同时驱动第
n+1
行扫描线
、
第
n+2
行扫描线，第
n+3
行扫描线和第
n
行扫描线，第
n+4
行扫描线和第
n+7
行扫描线，第
n+6
行扫描线和第
n+5
行扫描线
。
[0012]本申请实施例的第二方面提出了一种驱动方法，用于驱动本申请任一实施例所述的像素驱动电路，所述驱动方法包括：
[0013]按照第一预设周期向扫描线提供扫描脉冲，所述第一预设周期为依次同时驱动第
n+1
行扫描线和第
n+2
行扫描线，第
n+3
行扫描线和第
n
行扫描线，第
n+4
行扫描线和第
n+7
行扫描线，第
n+6
行扫描线和第
n+5
行扫描线；
[0014]根据各个所述子像素与扫描线和共享数据线的连接关系，确定通过所述共享数据线施加于各个所述子像素的像素电压；
[0015]与所述扫描脉冲同步地施加所述像素电压至所述共享数据线，以驱动各个所述子像素
。
[0016]在本申请的一个实施例中，在确定所述第一预设周期之后，所述方法包括：
[0017]根据所述第一预设周期确定的驱动顺序，生成相应的驱动时序信号；
[0018]根据所述驱动时序信号向扫描线提供扫描脉冲
。
[0019]本申请实施例的第三方面提出了一种驱动方法，用于驱动本申请任一实施例所述的像素驱动电路，所述驱动方法包括：
[0020]按照第二预设周期向扫描线提供扫描脉冲，所述第二预设周期为依次逐行驱动第
n+1
行扫描线
、
第
n+2
行扫描线
、
第
n+3
行扫描线
、
第
n
行扫描线
、
第
n+4
行扫描线
、
第
n+7
行扫描线
、
第
n+6
行扫描线和第
n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种像素驱动电路，其特征在于，包括沿列方向上交替排布的第一像素组和第二像素组，所述第一像素组和所述第二像素组均连接同一共享数据线；所述第一像素组包括列向相邻设置的第一行向阵列与第二行向阵列，所述第一行向阵列包括行向间隔设置的第一子像素与第二子像素，所述第二行向阵列包括行向间隔设置的第三子像素与第四子像素，所述第一子像素连接第
n
行扫描线，所述第二子像素连接第
n+1
行扫描线，所述第三子像素连接第
n+3
行扫描线，所述第四子像素连接第
n+2
行扫描线；所述第二像素组包括列向相邻设置的第三行向阵列与第四行向阵列，所述第三行向阵列包括行向间隔设置的第五子像素与第六子像素，所述第四行向阵列包括行向间隔设置的第七子像素与第八子像素，所述第五子像素连接第
n+5
行扫描线，所述第六子像素连接第
n+4
行扫描线，所述第七子像素连接第
n+6
行扫描线，所述第八子像素连接第
n+7
行扫描线，
n
为大于等于1的自然数；所述第一子像素
、
所述第三子像素
、
所述第五子像素
、
第七子像素沿列向依次排列形成第一列向阵列，所述第二子像素
、
所述第四子像素
、
所述第六子像素
、
第八子像素沿列向依次排列形成第二列向阵列，所述共享数据线与各所述扫描线交叉配置，所述共享数据线穿过所述第一列向阵列与所述第二列向阵列之间的位置，并且与所述第一列向阵列及所述第二列向阵列上的各个子像素均连接；同一列向阵列中的各子像素的颜色相同
。2.
根据权利要求1所述的像素驱动电路，其特征在于，所述第一行向阵列包含有交替设置的多个所述第一子像素与多个所述第二子像素，所述第二行向阵列包含有交替设置的多个所述第三子像素与多个所述第四子像素，所述第三行向阵列包含有交替设置的多个所述第五子像素与多个所述第六子像素，所述第四行向阵列包含有交替设置的多个所述第七子像素与多个所述第八子像素，所述像素驱动电路中相应形成沿行向交替排列的多个所述第一列向阵列与多个所述第二列向阵列，所述像素驱动电路中设置有行向间隔设置的多个所述共享数据线，所述共享数据线穿过相应的所述第一列向阵列与所述第二列向阵列之间的位置
。3.
根据权利要求1所述的像素驱动电路，其特征在于，各所述行向阵列中的任意相邻两个子像素的颜色不同
。4.
根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路被配置为以第一预设周期进行驱动，所述预设周期为依次同时驱动第
n+1
行扫描线和第
n+2
行扫描线，第
n+3
行扫描线和第
n
行扫描线，第
n+4
行扫描线和第
n+7
行扫描线，第
n+6
行扫描线和第
n+5
行扫描线
。5.
一种驱动方法，用于驱动权利要求1‑4任一项所述的像素驱动电路，其特征在于，所述驱动方法包括：按照第一预设周期向扫描线提供扫描脉冲，所述第一预设周期为依次同时驱动第
n+1
行扫描线和第
n+2
行扫描线，第
n+3
行扫描线和第
n
行扫描线，第
n+4
行扫描线和第...

【专利技术属性】
技术研发人员：杨文武，胡云川，纪飞林，唐莉，李建雷，陶治橙，叶利丹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：