半导体结构的形成方法技术

一种半导体结构的形成方法，方法包括：提供基底，基底包括相邻的第一器件区和第二器件区，沿基底表面法线方向上，第一器件区和第二器件区的基底顶部悬置有沟道结构层，沟道结构层包括一个或多个在纵向上间隔设置的沟道层；在沟道层的部分顶部

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法
。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小
。
晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度
。
[0003]为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管
(FinFET)、
全包围栅极
(Gate
‑
all
‑
around
，
GAA)
晶体管等
。
其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管
。
全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应
。
[0004]随着器件尺寸的进一步缩小，如何提高全包围栅极结构器件的性能，越来越具有难度和挑战
。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能
。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，基底包括相邻的第一器件区和第二器件区，沿基底表面法线方向上，第一器件区和第二器件区的基底顶部悬置有沟道结构层，沟道结构层包括一个或多个在纵向上间隔设置的沟道层；在沟道层的部分顶部
、
部分侧壁和部分底部形成栅介质层
、
以及环绕覆盖栅介质层的功函数层；在第一器件区中，在相邻沟道层相正对的空间位置
、
以及沟道层与基底相正对的空间位置中填充覆盖功函数层的牺牲层；在沟道结构层露出的基底上形成覆盖功函数层顶部和侧壁
、
以及牺牲层侧壁的遮挡层；去除第一器件区的遮挡层
、
牺牲层和功函数层；去除第一器件区的遮挡层
、
牺牲层和功函数层之后，去除第二器件区的遮挡层
。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供一种半导体结构的形成方法，在相邻沟道层相正对的空间位置
、
以及沟道层与基底相正对的空间位置中填充覆盖功函数层的牺牲层，即通过牺牲层占据沟道层和基底相正对的空间位置
、
以及相邻沟道层相正对的空间位置，则在第一器件区和第二器件区形成遮挡层的步骤中，降低了在沟道层和基底相正对的空间位置
、
以及相邻沟道层相正对的空间位置形成遮挡层的概率，相应的，在后续去除第一器件区的遮挡层的步骤中，能够将第一器件区的遮挡层通过一次刻蚀工艺全部去除，降低了第二器件区中的遮挡层被过多消耗的概率，从而降低了第二器件区中的功函数层被暴露的风险，在后续去
除第一器件区的功函数层的步骤中，也就降低了第二器件区的功函数层受到损伤的概率，进而提高了半导体结构的性能
。
附图说明
[0009]图1至图6是一种半导体结构对应的结构示意图；
[0010]图7至图
17
是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图
。
具体实施方式
[0011]目前半导体结构的性能有待提高
。
现结合一种半导体结构分析其性能有待提高的原因
。
[0012]图1至图6是一种半导体结构对应的结构示意图
。
[0013]参考图1，提供基底
10
，基底
10
包括相邻的第一器件区
10A
和第二器件区
10B
，沿基底
10
表面法线方向上，第一器件区
10A
和第二器件区
10B
的基底
10
顶部悬置有沟道结构层
16
，沟道结构层
16
包括一个或多个在纵向上间隔设置的沟道层
15
，沟道层
15
的部分顶部
、
部分侧壁和部分底部形成有栅介质层
18、
以及环绕覆盖栅介质层
18
的功函数层
19。
[0014]参考图2，在沟道结构层
16
露出的基底
10
上形成覆盖功函数层
19
的遮挡层
20。
[0015]参考图3，在第一器件区
10A
中，去除沟道结构层
16
侧壁的遮挡层
20。
[0016]参考图4，去除沟道结构层
16
侧壁的遮挡层
20
之后，在第一器件区
10A
中，去除位于相邻沟道层
15
相正对的空间位置
、
以及沟道层
15
与基底
10
相正对的空间位置中的遮挡层
20。
[0017]参考图5，去除第一器件区
10A
的功函数层
19。
[0018]参考图6，去除第一器件区
10A
的功函数层
19
之后，去除第二器件区
10B
的遮挡层
20。
[0019]经研究发现，去除沟道结构层
16
侧壁的遮挡层
20
之后，在第一器件区
10A
中，去除位于相邻沟道层
15
相正对的空间位置
、
以及沟道层
15
与基底
10
相正对的空间位置中的遮挡层
20
的过程中，所采用的的刻蚀工艺容易对第二器件区
10B
的遮挡层
20
造成过多的消耗，相应的，增大了第二器件区
10B
中的功函数层
19
被暴露的风险，在后续去除第一器件区
10A
的功函数层
19
的步骤中，增大了第二器件区
10B
中的功函数层
19
受到损伤的概率，从而影响了半导体结构的性能
。
[0020]为了解决技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，基底包括相邻的第一器件区和第二器件区，沿基底表面法线方向上，第一器件区和第二器件区的基底顶部悬置有沟道结构层，沟道结构层包括一个或多个在纵向上间隔设置的沟道层；在沟道层的部分顶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括相邻的第一器件区和第二器件区，沿所述基底表面法线方向上，所述第一器件区和第二器件区的所述基底顶部悬置有沟道结构层，所述沟道结构层包括一个或多个在纵向上间隔设置的沟道层；在所述沟道层的部分顶部
、
部分侧壁和部分底部形成栅介质层
、
以及环绕覆盖所述栅介质层的功函数层；在所述第一器件区中，在相邻所述沟道层相正对的空间位置
、
以及所述沟道层与所述基底相正对的空间位置中填充覆盖所述功函数层的牺牲层；在所述沟道结构层露出的所述基底上形成覆盖所述功函数层顶部和侧壁
、
以及所述牺牲层侧壁的遮挡层；去除所述第一器件区的所述遮挡层
、
牺牲层和功函数层；去除所述第一器件区的所述遮挡层
、
牺牲层和功函数层之后，去除所述第二器件区的所述遮挡层
。2.
如权利要求1所述的半导体结构的形成方法，其特征在于，在相邻所述沟道层相正对的空间位置
、
以及所述沟道层与所述基底相正对的空间位置中填充覆盖所述功函数层的所述牺牲层的步骤包括：在所述沟道结构层露出的所述基底顶面
、
所述沟道层的顶部
、
侧壁和底部形成牺牲层，所述牺牲层环绕覆盖所述功函数层
。3.
如权利要求2所述的半导体结构的形成方法，其特征在于，在填充所述牺牲层的步骤中，位于所述沟道层侧壁的所述牺牲层的厚度为
10
纳米至
20
纳米
。4.
如权利要求2所述的半导体结构的形成方法，其特征在于，在所述沟道结构层露出的所述基底顶面
、
所述沟道层的顶部
、
侧壁和底部形成牺牲层的工艺包括原子层沉积工艺
。5.
如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一器件区的所述遮挡层
、
牺牲层和功函数层的步骤包括：去除所述第一器件区的所述遮挡层；以所述第二器件区的剩余所述遮挡层为掩膜，去除所述第一器件区的所述牺牲层和功函数层
。6.
如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第一器件区的所述遮挡层的步骤包括：在所述第二器件区的遮挡层的顶部形成掩膜层，所述掩膜层暴露所述第一器件区；以所述掩膜层为掩膜，去除所述第一器件区的所述遮挡层
。7.
如权利要求1或5所述的半导体结构的形成方法，其特征在于，去除所述第一器件区的所述遮挡层的工艺包括干法刻蚀工艺
。8.
如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第一器件区的所述牺牲层和功函数层的步骤包括：去除所述第一器件区的所述牺牲层；去除所述第一器件区的所述牺牲层之后，去除所述第一器件区的所述功函数层
...

【专利技术属性】
技术研发人员：殷立强，陈子钊，崇二敏，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：