【技术实现步骤摘要】
半导体存储装置以及存储器系统
[0001]分案申请的相关信息
[0002]本案是分案申请
。
该分案的母案是申请日为
2019
年6月
28
日
、
申请号为
201910580328.8、
专利技术名称为“半导体存储装置以及存储器系统”的专利技术专利申请案
。
[0003]相关申请案
[0004]本申请案享有以日本专利申请案
2019
‑
14012
号
(
申请日：
2019
年1月
30
日
)
为基础申请案的优先权
。
本申请案通过参照该基础申请案而包含基础申请案的所有内容
。
[0005]本专利技术的实施方式涉及一种半导体存储装置
。
技术介绍
[0006]作为半导体存储装置，已知有
NAND(Not And
，与非
)
型闪速存储器
【技术保护点】
【技术特征摘要】
1.
一种半导体存储装置，其包括：第一存储单元阵列，其包含多个第一存储单元，所述第一存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者，
n
是4或更大的整数；第一字线，其连接到所述第一存储单元的栅极；多个第一感测放大器，其分别连接到所述第一存储单元；第二存储单元阵列，其包含多个第二存储单元，所述第二存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者；第二字线，其连接到所述第二存储单元的栅极；多个第二感测放大器，其分别连接到所述第二存储单元；控制电路，其经配置以执行读取操作以从所述第一存储单元和所述第二存储单元读取数据；以及输入
/
输出电路，其连接到所述第一感测放大器且连接到所述第二感测放大器，其中一旦接收到与第一页地址相关联的第一读取命令，所述控制电路将
i
个不同电压施加到所述第一字线，并将
j
个不同电压施加到所述第二字线，
i
是1或更大的整数，
j
是大于
i
的整数，以及一旦接收到与第二页地址相关联的第二读取命令，所述控制电路将
k
个不同电压施加到所述第二字线，并将
l
个不同电压施加到所述第一字线，
k
是1或更大的整数，
l
是大于
k
的整数
。2.
根据权利要求1所述的半导体存储装置，其中所述第一感测放大器分别从所述第一存储单元读取数据，所述第二感测放大器分别从所述第二存储单元读取数据，响应于所述第一读取命令，所述第一感测放大器将从所述第一存储单元读取的所述数据传输到所述输入
/
输出电路，并在此之后，所述第二感测放大器将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路，以及响应于所述第二读取命令，所述第二感测放大器将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路，并在此之后，所述第一感测放大器将从所述第一存储单元读取的所述数据传输到所述输入
/
输出电路
。3.
根据权利要求2所述的半导体存储装置，其中响应于所述第一读取命令，在将所述
j
个不同电压中的一者施加到所述第二字线的同时，所述第一感测放大器开始将从所述第一存储单元读取的所述数据传输到所述输入
/
输出电路，以及响应于所述第二读取命令，在将所述
l
个不同电压中的一者施加到所述第一字线的同时，所述第二感测放大器开始将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路
。4.
根据权利要求3所述的半导体存储装置，其中响应于在所述第一读取命令之后的第一数据输出命令，在将所述
j
个不同电压中的一者施加到所述第二字线的同时，所述输入
/
输出电路开始输出从所述第一感测放大器传输的所述数据，以及响应于在所述第二读取命令之后的第二数据输出命令，在将所述
l
个不同电压中的一
者施加到所述第一字线的同时，所述输入
/
输出电路开始输出从所述第二感测放大器传输的所述数据
。5.
根据权利要求1所述的半导体存储装置，其中所述输入
/
输出电路依次接收所述第一读取命令和所述第二读取命令，且在执行响应于所述第一读取命令的所述读取响应的同时接收所述第二读取命令
。6.
根据权利要求1所述的半导体存储装置，其中响应于与所述第一页地址相关联的第一写入命令，所述控制电路将写入数据划分为两个部分，且将所述写入数据的所述两个部分分别写入到所述第一存储单元和所述第二存储单元
。7.
根据权利要求1所述的半导体存储装置，其中所述输入
/
输出电路包含：逻辑到物理地址转换电路，其经配置以将与所述第一读取命令相关联的所述第一页地址或与所述第二读取命令相关联的所述第二页地址的逻辑地址转换为所述第一存储单元的物理地址和所述第二存储单元的物理地址
。8.
根据权利要求7所述的半导体存储装置，其中所述逻辑到物理地址转换电路进一步经配置以将所述第一读取命令或第二读取命令转换为用于所述第一存储单元的第一内部读取命令和用于所述第二存储单元的第二内部读取命令
。9.
根据权利要求1所述的半导体存储装置，其中
i
等于
k
，且
j
等于
l。10.
一种操作半导体存储装置的方法，所述半导体存储装置包括：第一存储单元阵列，其包含多个第一存储单元，所述第一存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者，
n
是4或更大的整数；第一字线，其连接到所述第一存储单元的栅极；多个第一感测放大器，其分别连接到所述第一存储单元；第二存储单元阵列，其包含多个第二存储单元，所述第二存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者；第二字线，其连接到所述第二存储单元的栅极；多个第二感测放大器，其分别连接到所述第二存储单元；以及输入
/
输出电路，其连接到所述第一感测放大器且连接到所述第二感测放大器，所述方法包括：一旦接收到与第一页地址相关联的第一读取命令，将
i
个不同电压施加到所述第一字线，并将
j
个不同电压施加到所述第二字线，
i
是1或更大的整数，
j
是大于
i
的整数；以及一旦接收到与第二页地址相关联的第二读取命令，将
k
个不同电压施加到所述第二字线，并将
l
个不同电压施加到所述第一字线，
k
是1或更大的整数，
l
是大于
k
的整数
。11.
根据权利要求
10
所述的方法，其中所述第一感测放大器分别从所述第一存储单元读取数据，所述第二感测放大器分别从所述第二存储单元读取数据，响应于所述第一读取命令，所述第一感测放大器将从所述第一存储单元读取的所述数
据传输到所述输入
/
输出电路，并在此之后，所述第二感测放大器将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路，以及响应于所述第二读取命令，所述第二感测放大器将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路，并在此之后，所述第一感测放大器将从所述第一存储单元读取的所述数据传输到所述输入
/
输出电路
。12.
根据权利要求
11
所述的方法，其中响应于所述第一读取命令，在将所述
j
个不同电压中的一者施加到所述第二字线的同时，所述第一感测放大器开始将从所述第一存储单元读取的所述数据传输到所述输入
/
输出电路，以及响应于所述第二读取命令，在将所述
l
个不同电压中的一者施加到所述第一字线的同时，所述第二感测放大器开始将从所述第二存储单元读取的所述数据传输到所述输入
/
输出电路
。13.
根据权利要求
12
所述的方法，其中响应于在所述第一读取命令之后的第一数据输出命令，在将所述
j
个不同电压中的一者施加到所述第二字线的同时，所述输入
/
输出电路开始输出从所述第一感测放大器传输的所述数据，以及响应于在所述第二读取命令之后的第二数据输出命令，在将所述
l
个不同电压中的一者施加到所述第一字线的同时，所述输入
/
输出电路开始输出从所述第二感测放大器传输的所述数据
。14.
根据权利要求
10
所述的方法，其中所述输入
/
输出电路依次接收所述第一读取命令和所述第二读取命令，且在执行响应于所述第一读取命令的所述读取响应的同时接收所述第二读取命令
。15.
根据权利要求
10
所述的方法，其进一步包括：响应于与所述第一页地址相关联的第一写入命令，将写入数据划分为两个部分，且将所述写入数据的所述两个部分分别写入到所述第一存储单元和所述第二存储单元
。16.
根据权利要求
10
所述的方法，其进一步包括：将与所述第一读取命令相关联的所述第一页地址或与所述第二读取命令相关联的所述第二页地址的逻辑地址转换为所述第一存储单元的物理地址和所述第二存储单元的物理地址
。17.
根据权利要求
16
所述的方法，其进一步包括：将所述第一读取命令或第二读取命令转换为用于所述第一存储单元的第一内部读取命令和用于所述第二存储单元的第二内部读取命令
。18.
根据权利要求
10
所述的方法，其中
i
等于
k
，且
j
等于
l。19.
一种半导体存储装置，其包括：第一存储单元阵列，其包含多个第一块，每个第一块包含多个第一存储单元，所述第一存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者，
n
是4或更大的整数；多个第一字线，每个第一字线连接到所述第一块中的每一者内的所述第一存储单元中的相应一者的栅极；多个第一位线，其分别电连接到每个第一块中的所述第一存储单元的一端；
多个第一感测放大器，其分别连接到所述第一位线；第二存储单元阵列，其包含多个第二块，每个第二块包含多个第二存储单元，所述第二存储单元中的每一者能够被设置为
n
个阈值电压电平中的一者；多个第二字线，每个第二字线连接到所述第二块中的每一者内的所述第二存储单元中的相应一者的栅极；多个第二位线，其分别电连接到每个第二块中的所述第二存储单元的一端；以及多个第二感测放大器，其分别连接到所述第二位线，其中一旦接收到与第一地址相关联的第一读取命令，将
i
种电压施加到所述第一字线中的一者，且将
j
种电压施加到所述第二字线中的一者，
i
是1或更大的整数，
j
是大于
i
的整数，以及一旦接收到与第二地址相关联的第二读取命令，将
k<...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。