一种基于制造技术

本发明专利技术涉及芯片引脚测试技术领域，公开了一种基于

【技术实现步骤摘要】
一种基于FPGA的芯片测试方法及装置


[0001]本专利技术涉及芯片引脚测试
，特别涉及一种基于
FPGA
的芯片测试方法及装置
。

技术介绍

[0002]车用控制类芯片由于其应用遍布车上各个系统的广泛性，为了缩短研发周期
、
降低成本，同时又要确保其可靠性，通常在设计之初，会使用同一个
pin
角复用不同的功能，尤其是针对数字引脚，如同一个
pin
可能具有
UART、SPI、can、LIN、FLEXRAY、I2C、RS232、RS485、RS422、GPIO、
并口总线等多种功能的复用
。
[0003]目前，符合车规要求的芯片需要更高的可靠性，但现阶段基于车规芯片数字类型引脚测试中，板卡的测试基本只能验证数字引脚的单一功能，不能覆盖芯片引脚所有的功能，存在验证不全面，验证成本高昂等问题
。

技术实现思路

[0004]为了解决现有技术中车规芯片数字类型引脚测试中产生的功能验证单一
、
全面验证成本高昂的技术问题，本专利技术提供了一种基于
FPGA
的芯片测试方法及装置
。
[0005]本专利技术的技术方案如下：
[0006]一种基于
FPGA
的芯片测试方法，包括以下步骤：
[0007]通过所述上位机模块根据被测芯片模块编辑测试功能生成测试命令，并选择及下发测试命令至
FPGA
测试平台；
[0008]所述
FPGA
测试平台接收上位机模块下发的测试命令后，生成符合测试命令的通信代码，并通过通信代码配置到被测芯片模块的
pin
上，建立与被测芯片模块的通信关系；
[0009]所述被测芯片模块根据测试命令产生相关测试通信数据，并通过
pin
反馈相关测试通信数据至
FPGA
测试平台上；
[0010]所述
FPGA
测试平台对被测芯片模块所反馈的测试通信数据进行判断，并将判断结果反馈到上位机模块上进行显示和
/
或警告；
[0011]重复上述步骤，直至对所述被测芯片模块上的
pin
完成测试
。
[0012]进一步地，所述被测芯片模块上的
pin
根据上位机模块下发的测试命令切换通信功能
。
[0013]进一步地，当所述
FPGA
测试平台对被测芯片模块所反馈的测试通信数据进行判断时，包括：
[0014]检测到被测芯片模块返回正确通信数据，所述
FPGA
测试平台将结果上传到上位机模块上，所述上位机模块显示测试结果正确；
[0015]检测到被测芯片模块返回错误通信数据，所述
FPGA
测试平台将结果反馈至上位机模块上，所述上位机模块显示测试结果错误并发出警告信号
。
[0016]本专利技术还提供了一种基于
FPGA
的芯片测试装置，实现上述任一项所述的基于
FPGA
的芯片测试方法，包括被测芯片模块
、FPGA
测试平台
、
上位机模块，所述被测芯片模块通过多个
pin
接口与
FPGA
测试平台相互接通，所述
FPGA
测试平台与上位机模块通过以太网通信接口相连
。
[0017]进一步地，还包括电源模块，所述被测芯片模块
、FPGA
测试平台
、
上位机模块均与电源模块连接，所述电源模块为被测芯片模块
、FPGA
测试平台及上位机模块提供电源
。
[0018]进一步地，所述被测芯片模块上包括但不限于
UART、SPI、CAN、LIN、FLEXRAY、I2C、RS232、RS485、RS422、GPIO、
并口总线功能的一种或多种
pin
通信接口
。
[0019]进一步地，所述被测芯片模块上的
pin
可进行转换为
CAN
或
I2C
通信功能
。
[0020]进一步地，所述被测芯片模块还通过
SPI
通信接口与
FPGA
测试平台相连，实现自身
pin
功能的切换
。
[0021]进一步地，所述
FPGA
测试平台上还设置有多种通信接口与被测芯片模块上的多个
pin
接口相连
。
[0022]进一步地，所述上位机模块运行在工控机或单机电脑上
。
[0023]本专利技术的有益效果至少包括：通过
FPGA
的编辑功能实现与被测芯片的每个
pin
的灵活配置，进而实现被测芯片上的多种通信信号的模拟，更适用于不同引脚布局的芯片驱动的可重构逻辑编辑；通过本专利技术提供的测试方法，可以较为轻松的覆盖数字类型引脚的所有功能测试，实现自动验证，降低验证成本
。
附图说明
[0024]图1为本专利技术提供的实施例1的上位机模块控制逻辑框图示意图
。
[0025]图2为本专利技术提供的实施例1的
FPGA
测试平台控制逻辑框图示意图
。
[0026]图3为本专利技术提供的实施例1的被测芯片模块运行逻辑框图示意图
。
[0027]图4为本专利技术提供的实施例2的基于
FPGA
的芯片测试装置的结构组成框图示意图
。
具体实施方式
[0028]为使本专利技术实施例的目的
、
技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0029]实施例1[0030]结合图1‑3所示，本实施例提供了一种基于
FPGA
的芯片测试方法，包括以下步骤：
[0031]通过所述上位机模块根据被测芯片模块编辑测试功能生成测试命令，并选择及下发测试命令至
FPGA
测试平台；
[0032]所述
FPGA
测试平台接收上位机模块下发的测试命令后，生成符合测试命令的通信代码，并通过通信代码配置到被测芯片模块的
pin
上，建立与被测芯片模块的通信关系；
[0033]所述被测芯片模块根据测试命令产生相关测试通信数据，并通过
pin
反馈相关测试通信数据至
F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
FPGA
的芯片测试方法，其特征在于：包括以下步骤：通过所述上位机模块根据被测芯片模块编辑测试功能生成测试命令，并选择及下发测试命令至
FPGA
测试平台；所述
FPGA
测试平台接收上位机模块下发的测试命令后，生成符合测试命令的通信代码，并通过通信代码配置到被测芯片模块的
pin
上，建立与被测芯片模块的通信关系；所述被测芯片模块根据测试命令产生相关测试通信数据，并通过
pin
反馈相关测试通信数据至
FPGA
测试平台上；所述
FPGA
测试平台对被测芯片模块所反馈的测试通信数据进行判断，并将判断结果反馈到上位机模块上进行显示和
/
或警告；重复上述步骤，直至对所述被测芯片模块上的
pin
完成测试
。2.
根据权利要求1所述的基于
FPGA
的芯片测试方法，其特征在于：所述被测芯片模块上的
pin
根据上位机模块下发的测试命令切换通信功能
。3.
根据权利要求1所述的基于
FPGA
的芯片测试方法，其特征在于：当所述
FPGA
测试平台对被测芯片模块所反馈的测试通信数据进行判断时，包括：检测到被测芯片模块返回正确通信数据，所述
FPGA
测试平台将结果上传到上位机模块上，所述上位机模块显示测试结果正确；检测到被测芯片模块返回错误通信数据，所述
FPGA
测试平台将结果反馈至上位机模块上，所述上位机模块显示测试结果错误并发出警告信号
。4.
一种基于
FPGA
的芯片测试装置，实现上述权利要求1‑3任一项所述的基于
FPGA
的芯片测试方法，其特征在于：包括被测芯片模块
、FPGA
测试平台
、
上位机模块，所述被...

【专利技术属性】
技术研发人员：成刚，雷黎丽，
申请(专利权)人：北京国家新能源汽车技术创新中心有限公司，
类型：发明
国别省市：