集成电路封装制造技术

本实用新型专利技术提供一种集成电路封装，包括：封装衬底；中介层，具有键合至封装衬底的第一侧；第一管芯，键合至中介层的第二侧，所述第二侧与所述第一侧相对；环，位于封装衬底上，其中所述环环绕第一管芯及中介层；模制化合物，设置于所述环与第一管芯之间，其中模制化合物与所述环实体接触；以及多个导热层，位于模制化合物及第一管芯之上且与模制化合物及第一管芯实体接触，其中模制化合物设置于所述多个导热层与所述环之间。热层与所述环之间。热层与所述环之间。

【技术实现步骤摘要】
集成电路封装


[0001]本技术实施例是涉及一种封装，且尤其是涉及一种集成电路封装。

技术介绍

[0002]自开发出集成电路(integrated circuit，IC)以来，半导体业已因各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续改善而经历连续快速发展。在很大程度上，集成密度的该些改善来自于最小特征大小(feature size)的重复减小，此使得更多组件能够被整合至给定面积中。
[0003]该些集成度改善在本质上主要是自二维(two
‑
dimensional，2D)层面而言，原因在于集成组件所占据的面积主要位于半导体晶圆的表面上。增大的密度及集成电路的面积的相应减小一般而言超出了将集成电路芯片直接键合至衬底上的能力。已使用中介层(interposer)将球接触面积自芯片的面积重布线至中介层的较大面积。此外，中介层已使得能够达成包括多个芯片的三维(three
‑
dimensional，3D)封装。亦已开发出其他封装来并入3D态样。

技术实现思路

[0004]依据本技术实施例，一种集成电路封装包括：封装衬底；中介层，具有键合至封装衬底的第一侧；第一管芯，键合至中介层的第二侧，所述第二侧与所述第一侧相对；环，位于封装衬底上，其中所述环环绕第一管芯及中介层；模制化合物，设置于所述环与第一管芯之间，其中模制化合物与所述环实体接触；以及多个导热层，位于模制化合物及第一管芯之上且与模制化合物及第一管芯实体接触，其中模制化合物设置于所述多个导热层与所述环之间。
[0005]依据本技术实施例，一种集成电路封装包括：封装组件，包括第一管芯以及中介层；衬底，电性连接至所述第一管芯，其中所述中介层设置于所述第一管芯与所述衬底之间；环，贴合至所述衬底；模制化合物，环绕所述封装组件，其中所述模制化合物设置于所述环的内侧壁与所述封装组件的侧壁之间；以及第一导热层，位于所述环、所述模制化合物及所述封装组件之上；以及散热结构，位于所述第一导热层之上且耦合至所述第一导热层，其中所述散热结构与所述第一导热层不同。
[0006]依据本技术实施例，一种形成集成电路封装的方法包括：将封装组件贴合至衬底；将环贴合至所述衬底，其中所述环环绕所述封装组件；在所述环、所述封装组件及所述衬底之上形成模制化合物，其中所述模制化合物填充于所述环的内侧壁与所述封装组件的侧壁之间的空间；以及使用沉积工艺在所述模制化合物及所述封装组件之上沉积多个导热层，所述多个导热层与所述模制化合物及所述封装组件实体接触。
[0007]为让本技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0008]通过结合附图阅读以下详细说明，会最佳地理解本技术的态样。应注意，根据行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0009]图1至图16A是根据一些实施例的制造封装结构的中间阶段的剖视图。
[0010]图16B是根据一些其他实施例的制造封装结构的中间阶段的剖视图。
[0011]图17A至图17F是根据一些其他实施例的制造封装结构的中间阶段的剖视图。
具体实施方式
[0012]以下揭露内容提供用于实施本技术的不同特征的诸多不同实施例或实例。以下阐述组件及排列的具体实例以简化本技术。当然，该些仅为实例且不旨在进行限制。举例而言，以下说明中将第一特征形成于第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征进而使得第一特征与第二特征可不直接接触的实施例。另外，本技术可能在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
[0013]此外，为易于说明，本文中可能使用例如“位于
…
之下(beneath)”、“位于
…
下方(below)”、“下部的(lower)”、“位于
…
上方(above)”、“上部的(upper)”及类似用语等空间相对性用语来阐述图中所例示的一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外亦囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0014]各种实施例包括用于形成装置封装(例如，衬底上晶圆上芯片(chip
‑
on
‑
wafer
‑
on
‑
substrate，CoWoS)封装)的方法，所述装置封装包括封装组件(例如，包括键合至中介层的一个或多个半导体芯片的晶圆上芯片封装组件)及键合至中介层的与所述一个或多个半导体芯片相对的侧的封装衬底。将环贴合至衬底，其中所述环环绕封装组件，且形成模制化合物以填充于所述环与封装组件之间的空间。然后在封装组件及模制化合物之上形成多个导热金属层，且所述多个导热金属层与封装组件与模制化合物实体接触。在所述多个导热金属层的顶表面施加热界面材料(thermal interface material，TIM)，且此后通过TIM将液体冷却装置(例如，液体冷却式冷板(liquid cooled cold
‑
plate)或其他合适的装置)耦合至所述多个导热金属层。本文中所揭露的一些实施例的有利特征包括仅施加一次TIM，此使得液体冷却装置热阻降低并提升冷却效能。
[0015]将针对特定上下文(即，使用衬底上晶圆上芯片(CoWoS)处理的管芯
‑
中介层
‑
衬底堆叠封装)来阐述实施例。然而，亦可对其他封装(例如管芯
‑
管芯
‑
衬底堆叠封装、集成芯片上系统(System
‑
on
‑
Integrated
‑
Chip，SoIC)装置封装、集成扇出型(Integrated Fan
‑
Out，InFO)封装以及其他处理)应用其他实施例。
[0016]图1至图16A例示出根据一些实施例的制造封装结构10的中间阶段的剖视图。图1例示出一个或多个管芯68。管芯68的主体(main body)60可包括任意数目的管芯、衬底、晶体管、有源装置、无源装置或类似装置。在实施例中，主体60可包括块状半导体衬底、绝缘层
memory，DRAM)管芯、静态随机存取存储器(static random access memory，SRAM)管芯或类似存储器管芯)、电源管理管芯(例如，电源管理集成电路(power management integrated circuit，PMIC)管芯)、射频(radio frequency，RF)管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路封装，其特征在于，包括：封装衬底；中介层，具有键合至所述封装衬底的第一侧；第一管芯，键合至所述中介层的第二侧，所述第二侧与所述第一侧相对；环，位于所述封装衬底上，其中所述环环绕所述第一管芯及所述中介层；模制化合物，设置于所述环与所述第一管芯之间，其中所述模制化合物与所述环实体接触；以及多个导热层，位于所述模制化合物及所述第一管芯之上且与所述模制化合物及所述第一管芯实体接触，其中所述模制化合物设置于所述多个导热层与所述环之间。2.根据权利要求1所述的集成电路封装，其特征在于，还包括冷却装置，所述冷却装置位于所述多个导热层之上且使用热界面材料耦合至所述多个导热层。3.根据权利要求2所述的集成电路封装，其特征在于，其中所述冷却装置包括液体冷却式冷板、热管冷却装置或风扇冷却装置。4.根据权利要求1所述的集成电路封装，其特征在于，还包括位于所述多个导热层上的多条纳米配线。5.根据权利要求1所述的集成电路封装，其特征在于，还包括位于所述封装衬底与所述中介层之间的底部填充胶，其中所述底部填充胶与所述模制化合物实体接触。6.根据权利要求1所述的集成电路封装，其特征在于，其中所述多个导热层包括：第一导热层；第二导热层，位于所述第一导热层之上；第三导热层，位于所述第二导热层之上，其中所述第一导热层、所述第二导热层及...

【专利技术属性】
技术研发人员：卢思维，蔡宗甫，陈启祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：