栅极电阻驱动结构、其制造方法及功率半导体模块技术

本申请涉及半导体封装技术领域，公开一种栅极电阻驱动结构、其制造方法及功率半导体模块。栅极电阻驱动结构包括绝缘层、第一导体层、第二导体层、第三导体层、功率半导体芯片和贴片电阻；绝缘层具有第一面和第二面；第一导体层键合于第一面；第二导体层键合于第二面；第三导体层键合于第一面，与第一导体层相互间隔；功率半导体芯片焊接于第一导体层远离第一面的一侧；贴片电阻包括电阻体、第一电极和第二电极；电阻体在其厚度方向上具有第三面和第四面；第一电极，形成于第三面，与功率半导体芯片的栅极电连接；第二电极，形成于第四面，通过金属引线与第三导体层电连接。本申请实施例可以减少栅极电阻占用功率半导体器件的封装空间。间。间。

【技术实现步骤摘要】
栅极电阻驱动结构、其制造方法及功率半导体模块


[0001]本申请涉及半导体封装
，尤其是一种栅极电阻驱动结构、其制造方法及功率半导体模块。

技术介绍

[0002]功率半导体器件封装时，需要在器件栅极回路结构内置栅极电阻，以增大栅极驱动回路的阻尼，抑制开通关断过程中产生的电压，电流震荡。
[0003]相关技术中，内置栅极电阻的方式是在陶瓷基板正面铜层设置铜孤岛，通过引线键合搭接贴片电阻的方式形成栅极电阻驱动结构。然而，对于功率半导体器件的封装结构来说，使用现有的贴片电阻作为内置栅极电阻会占用较大的封装空间，增大功率半导体器件的封装难度。

技术实现思路

[0004]本申请的目的是提供一种栅极电阻驱动结构、其制造方法及功率半导体模块，旨在减少栅极电阻占用功率半导体器件的封装空间。
[0005]本申请实施例提供一种栅极电阻驱动结构，包括：
[0006]绝缘层，在其厚度方向上具有第一面和第二面；
[0007]第一导体层，键合于第一面；
[0008]第二导体层，键合于第二面；
[0009]第三导体层，键合于第一面，与第一导体层相互间隔；
[0010]功率半导体芯片，焊接于第一导体层远离第一面的一侧；
[0011]贴片电阻，包括电阻体、第一电极和第二电极；电阻体在其厚度方向上具有第三面和第四面；第一电极，形成于第三面，与功率半导体芯片的栅极电连接；第二电极，形成于第四面，通过金属引线与第三导体层电连接。
[0012]进一步，第三面和/或第四面设置有电阻版图层，电阻版图层电连接第一电极和第二电极，电阻版图层中的金属版图具有相应的阻值，电阻体由基体材料构成，第一电极和第二电极由金属材料构成。
[0013]进一步，第一导体层、第二导体层和第三导体层通过活性金属材料钎焊于绝缘层，以形成陶瓷基板结构。
[0014]进一步，绝缘层的材质为Si3N4，厚度为0.32mm，第一导体层、第二导体层和第三导体层的材质均为铜金属，厚度为0.3mm。
[0015]进一步，功率半导体芯片和贴片电阻之间通过银烧结工艺形成银烧结层，银烧结层的厚度为0.03mm至0.09mm。
[0016]进一步，功率半导体芯片和贴片电阻之间通过锡膏回流工艺形成锡膏回流层，锡膏层的厚度为0.1mm至0.3mm。
[0017]进一步，功率半导体芯片和贴片电阻之间通过导电凝胶粘接工艺形成导电凝胶
层，导电凝胶层的厚度为0.1mm至0.2mm。
[0018]进一步，功率半导体芯片的厚度为0.18mm。
[0019]本申请实施例还提供一种栅极电阻驱动结构的制造方法，用于制造上述的栅极电阻驱动结构，所述制造方法包括：
[0020]去除绝缘层表面上的氧化膜和油污，利用液态钎料填充第一导体层、第二导体层和第三导体层的缝隙，使第一导体层和第三导体层连接在绝缘层的第一面，第二导体层连接在绝缘层的第二面；
[0021]在功率半导体芯片的栅极表面涂覆焊料，将贴片电阻贴装于功率半导体芯片的栅极，以烧结、锡膏回流或导电凝胶粘接的方式连接功率半导体芯片的栅极与贴片电阻的第一电极；
[0022]通过引线键合工艺，将金属引线的一端焊接至贴片电阻的第二电极，将金属引线的另一端焊接至第三基体层的表面。
[0023]本申请实施例还提供一种功率半导体模块，包括上述的栅极电阻驱动结构。
[0024]本申请的有益效果：采用沿厚度方向设置电极的贴片电阻作为栅极电阻，贴片电阻具有相对设置的第一电极和第二电极，贴片电阻与功率半导体芯片的栅极直接电连接，使第一电极与功率半导体芯片的栅极电连接，第二电极通过金属引线与第三导体层电连接，减少栅极电阻占用功率半导体器件的封装空间，减小驱动时寄生参数引起的电磁窜扰，实现更加稳定的栅极驱动连接，提高功率半导体器件功率密度，功率半导体芯片的栅极引出线不直接在芯片表面键合，减小功率半导体芯片的栅极表面引线键合时碎裂风险。
附图说明
[0025]图1是一实施例提供的栅极电阻驱动结构的结构示意图。
[0026]图2是图1实施例中栅极电阻驱动结构的平面结构示意图。
[0027]图3是一实施例提供的贴片电阻的结构示意图。
[0028]图4是一实施例提供的栅极电阻驱动结构的制造方法的流程图。
[0029]图5是现有技术的栅极电阻驱动结构的结构示意图。
具体实施方式
[0030]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
[0031]需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0032]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
[0033]半导体芯片可以被配置为具有各种不同器件类型，例如微处理器、分立器件、放大
器、控制器、传感器等。在半导体封装中，半导体芯片安装到芯片焊盘。半导体封装典型地包括诸如塑料、树脂或者陶瓷的电绝缘包封体材料，其密封和保护集成电路使其避免受到潮气和灰尘颗粒的影响，导电引线连接到包封的集成电路的各种端子，并且可从半导体封装外部访问。功率半导体器件封装时，需要在器件栅极回路结构内置栅极电阻，以增大栅极驱动回路的阻尼，抑制开通关断过程中产生的电压，电流震荡。
[0034]参阅图5，相关技术中，内置栅极电阻的方式是在陶瓷基板正面铜层设置铜孤岛，通过引线键合搭接贴片电阻的方式形成栅极电阻驱动结构。然而，对于功率半导体器件的封装结构来说，使用现有的贴片电阻作为内置栅极电阻会占用较大的封装空间，增大功率半导体器件的封装难度。原因在于传统的贴片电阻，电阻内部以小片的陶瓷基板为框架，在基板表面印刷电阻浆料进行烧结形成电阻层，最终通过左右两端电极形成一种水平方向的电阻结构，该结构更适用于PCB板上通过焊盘锡膏焊接贴装器件，但贴片电阻的横向结构，在功率器件封装本身的空间较为紧缺的背景下，会占用更大的封装面积，而且也与其垂直导电结构相矛盾，造成占用加大的封装空间的影响，从而增大功率半导体器件的封装难度。
[0035]基于此，本申请实施例提供一种栅极电阻驱动结构、其制造方法及功率半导体模块，采用沿厚度方向设置电极的栅极电阻以及调整栅极电阻的设置位置，从而减少栅极电阻占用功率半导体器件的封装空间。
[0036]参阅图1至图3，在一实施例中，栅极电阻驱动结构包括绝缘层100、第一导体层200、第二导体层300、第三导体层40本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极电阻驱动结构，其特征在于，包括：绝缘层，在其厚度方向上具有第一面和第二面；第一导体层，键合于所述第一面；第二导体层，键合于所述第二面；第三导体层，键合于所述第一面，与所述第一导体层相互间隔；功率半导体芯片，焊接于所述第一导体层远离所述第一面的一侧；贴片电阻，包括电阻体、第一电极和第二电极；所述电阻体在其厚度方向上具有第三面和第四面；所述第一电极，形成于所述第三面，与所述功率半导体芯片的栅极电连接；所述第二电极，形成于所述第四面，通过金属引线与所述第三导体层电连接。2.根据权利要求1所述的栅极电阻驱动结构，其特征在于，所述第三面和/或所述第四面设置有电阻版图层，所述电阻版图层电连接所述第一电极和所述第二电极，所述电阻版图层中的金属版图具有相应的阻值，所述电阻体由基体材料构成，所述第一电极和所述第二电极由金属材料构成。3.根据权利要求1所述的栅极电阻驱动结构，其特征在于，所述第一导体层、所述第二导体层和所述第三导体层通过活性金属材料钎焊于所述绝缘层，以形成陶瓷基板结构。4.根据权利要求3所述的栅极电阻驱动结构，其特征在于，所述绝缘层的材质为Si3N4，厚度为0.32mm，所述第一导体层、所述第二导体层和所述第三导体层的材质均为铜金属，厚度为0.3mm。5.根据权利要求1所述的栅极电阻驱动结构，其特征在于，所述功率半导体芯片和所述贴片...

【专利技术属性】
技术研发人员：陈泳槟，崔晓，刘成振，闫鹏修，朱贤龙，刘军，
申请(专利权)人：广东芯聚能半导体有限公司，
类型：发明
国别省市：