一种基于垂直嵌入式电容的GaN功率模块制造技术

本发明专利技术公开了一种基于垂直嵌入式电容的GaN功率模块，涉及电力电子技术领域，该功率模块包括：第一基板；与第一基板相对设置的第二基板；位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，印刷电路板与第一基板平行，解耦电容垂直嵌入于印刷电路板，第一GaN器件位于印刷电路板与第一基板之间、第二GaN器件位于印刷电路板与第二基板之间，第一GaN器件、第二GaN器件与解耦电容形成功率环路。由于解耦电容垂直嵌入在PCB中，因此与现有技术中在PCB板顶层或底层布线的方式相比，减小了功率环路所占用的面积，进而能够通过减小自感来减小寄生电感。进而能够通过减小自感来减小寄生电感。进而能够通过减小自感来减小寄生电感。

【技术实现步骤摘要】
一种基于垂直嵌入式电容的GaN功率模块


[0001]本专利技术属于电力电子
，具体涉及一种基于垂直嵌入式电容的GaN功率模块。

技术介绍

[0002]目前，功率电子技术在工业中的应用越来越广泛。一般来说，功率半导体器件在低于1KW的供电系统中可以直接集成在无源器件上，形成一个供电单元；而在更高功率的供电系统中，功率半导体器件则需要被封装成功率模块，这是因为高功率大电流的供电系统需要很多POL(Point
‑
of
‑
load，负载点)电源并联，如果将一个个分立的功率模块并联就会导致体积过大，进而影响供电系统的功率密度。
[0003]功率模块通常是将半导体开关器件、驱动芯片、解耦电容等封装在一起，由于很多拓扑是由半桥电路构成的，因此将半桥电路封装为功率模块具有实用性。功率模块对功率密度的要求更高，而功率器件对于提高功率密度至关重要。
[0004]第三代宽禁带半导体GaN器件具有开关速度快、击穿电压高等优点，但较快的开关速度使其对电路中的寄生参数十分敏感，寄生电感会导致GaN器件出现误开、电压超调、串扰、EMI(Electromagnetic Interference，电磁干扰)等问题。其次，由于GaN器件相比于其他半导体器件如Si、SiC，具有更低的导通电阻，因此在相同的导通电阻下尺寸可以做得更小，较小的尺寸不利于GaN器件的散热，进一步地，GaN器件被封装在功率模块中，和其他无源元件紧凑集成在一起，对功率模块的散热也提出了更大的挑战。
[0005]相关技术中，传统的功率模块底部带有DBC(Direct Bonded Copper，直接键合铜)陶瓷的基板，DBC是一种铜
‑
陶瓷
‑
铜的“三明治结构”，陶瓷可以绝缘，铜可以导热。宽禁带半导体器件采用键合线形式封装在DBC基板上，通过环氧树脂或硅凝胶等封装，以确保高电击穿强度，并保护半导体器件免受湿度和污染物的影响。
[0006]专利技术人针对现有功率模块分析后发现，现有结构的功率环路面积较大，寄生电感还有降低的空间，并且散热方面还有待改进。

技术实现思路

[0007]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于垂直嵌入式电容的GaN功率模块。本专利技术要解决的技术问题通过以下技术方案实现：
[0008]本专利技术提供一种基于垂直嵌入式电容的GaN功率模块，包括：
[0009]第一基板；
[0010]与第一基板相对设置的第二基板；
[0011]位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，所述印刷电路板与所述第一基板平行，所述解耦电容垂直嵌入于所述印刷电路板，所述第一GaN器件位于印刷电路板与第一基板之间、所述第二GaN器件位于印刷电路板与第二基板之间，所述第一GaN器件、所述第二GaN器件与所述解耦电容形成功率环路。
[0012]在本专利技术的一个实施例中，所述第一基板和所述第二基板均为直接镀铜DPC陶瓷基板。
[0013]在本专利技术的一个实施例中，所述第一GaN器件包括第一衬底、第一源极和第一漏极，沿垂直于第一基板所在平面的方向，所述第一衬底位于第一GaN器件靠近第一基板的一侧，所述第一源极和第一漏极位于第一GaN器件远离第一基板的一侧，所述第一衬底与所述第一源极通过铜柱连接至第一基板。
[0014]在本专利技术的一个实施例中，所述第二GaN器件包括第二衬底、第二源极和第二漏极，沿垂直于第一基板所在平面的方向，所述第二衬底位于第二GaN器件靠近第二基板的一侧，所述第二源极和第二漏极位于第二GaN器件远离第二基板的一侧，所述第二衬底与所述第二源极通过铜柱连接至第二基板。
[0015]在本专利技术的一个实施例中，所述第一源极与所述第二漏极通过印刷电路板中的过孔连接，所述第一漏极通过过孔与所述解耦电容的一端连接，所述解耦电容的另一端通过过孔与所述第二源极连接。
[0016]在本专利技术的一个实施例中，所述过孔均为铜过孔。
[0017]在本专利技术的一个实施例中，还包括散热装置，所述散热装置包括至少一个翅片散热器；
[0018]所述翅片散热器位于第一DPC陶瓷基板和\或第二DPC陶瓷基板远离所述印刷电路板的一侧。
[0019]在本专利技术的一个实施例中，通过氟化液进行散热。
[0020]与现有技术相比，本专利技术的有益效果在于：
[0021]本专利技术提供一种基于垂直嵌入式电容的GaN功率模块，该功率模块包括第一基板、第二基板以及位于二者之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容，其中，第一GaN器件、第二GaN器件与解耦电容形成功率环路。由于解耦电容垂直嵌入在PCB中，与现有技术中在PCB板顶层或底层布线的方式相比，减小了功率环路所占用的面积，进而能够通过减小自感来减小寄生电感。
[0022]另外，上述GaN功率模块还包括散热装置如翅片散热器，或者可通过氟化液来散热，使得GaN器件能够在高温环境下保持相对稳定的温度，并避免温度过高导致功率模块的损坏。
[0023]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0024]图1是本专利技术实施例提供的基于垂直嵌入式电容的GaN功率模块的一种结构示意图；
[0025]图2是本专利技术实施例提供的基于垂直嵌入式电容的GaN功率模块中GaN器件的印刷电路板布局图；
[0026]图3是本专利技术实施例提供的图2所示印刷电路板布局图的AA
’
的剖面图；
[0027]图4是本专利技术实施例提供的图2所示印刷电路板布局图的BB
’
的剖面图；
[0028]图5是本专利技术实施例提供的多个并联电流环路的等效电路图；
[0029]图6a是本专利技术实施例提供的电流细丝在强耦合时的一种示意图；
[0030]图6b是本专利技术实施例提供的电流细丝在弱耦合时的一种示意图；
[0031]图6c是本专利技术实施例提供的电流细丝在反向耦合时的一种示意图；
[0032]图7a是本专利技术实施例提供的电流细丝在强耦合时的另一种示意图；
[0033]图7b是本专利技术实施例提供的电流细丝在弱耦合时的另一种示意图；
[0034]图7c是本专利技术实施例提供的电流细丝在反向耦合时的另一种示意图；
[0035]图8是本专利技术实施例提供的单个通电回路的磁通量示意图；
[0036]图9是本专利技术实施例提供的基于垂直嵌入式电容的GaN功率模块的另一种结构示意图；
[0037]图10是本专利技术实施例提供的现有功率模块的局部仿真示意图；
[0038]图11是本专利技术实施例提供的现有功率模块的仿真结果图；
[0039]图12是本专利技术实施例提供的基于垂直嵌入式电容的GaN功率模块的局部仿真示意图；
[0040]图13是本专利技术实施例提供的基于垂直嵌入式电容的GaN功率模块的仿真结果图。
具体实施方式
...

【技术保护点】

【技术特征摘要】
1.一种基于垂直嵌入式电容的GaN功率模块，其特征在于，包括：第一基板；与第一基板相对设置的第二基板；位于第一基板与第二基板之间的印刷电路板、第一GaN器件、第二GaN器件和解耦电容；其中，所述印刷电路板与所述第一基板平行，所述解耦电容垂直嵌入于所述印刷电路板，所述第一GaN器件位于印刷电路板与第一基板之间、所述第二GaN器件位于印刷电路板与第二基板之间，所述第一GaN器件、所述第二GaN器件与所述解耦电容形成功率环路。2.根据权利要求1所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第一基板和所述第二基板均为直接镀铜DPC陶瓷基板。3.根据权利要求2所述的基于垂直嵌入式电容的GaN功率模块，其特征在于，所述第一GaN器件包括第一衬底、第一源极和第一漏极，沿垂直于第一基板所在平面的方向，所述第一衬底位于第一GaN器件靠近第一基板的一侧，所述第一源极和第一漏极位于第一GaN器件远离第一基板的一侧，所述第一衬底与所述第一源极通过铜柱连接至第一基板。4.根据权利要求3所述的基于垂直嵌入式...

【专利技术属性】
技术研发人员：赵胜雷，孙雪晶，于龙洋，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：