一种应用于分段式逐次逼近模数转换器的权重误差校准方法技术

本发明专利技术公开了一种应用于分段式逐次逼近模数转换器的权重误差校准方法，涉及微电子学与固体电子学领域，特别是该领域中分段电容型逐次逼近模数转换器中由寄生电容带来的权重误差的校准方法。本发明专利技术提出的方法MSB阵列不需要添加额外的电容，仅需要添加开关S

【技术实现步骤摘要】
一种应用于分段式逐次逼近模数转换器的权重误差校准方法


[0001]本专利技术涉及微电子学与固体电子学领域，特别是该领域中分段电容型逐次逼近模数转换器中由寄生电容带来的权重误差的校准方法。

技术介绍

[0002]近几年集成电路领域发展迅速，集成电路主要包含数字集成电路与模拟集成电路两大类。自然界信号主要为模拟信号。而如今的存储器与计算设备主要处理数字信号。模数转换器(Analog
‑
to
‑
Digital Converter,ADC)以及数模转换器(Digital to Analog Converter,DAC)为数字与模拟沟通的桥梁，在集成电路领域具有不可或缺的地位。ADC有很多种不同的结构，在这些结构中逐次逼近型模数转换器(Successive
‑
Approximation
‑
Register ADC,SAR ADC)，具有功耗低、速度较快、面积较小、容易与其它ADC结构组成混合结构等优势而成为热门的研究方向。随着SAR ADC精度的升高，电容或电阻阵列中元件个数呈指数率升高，同时占用芯片的面积也会呈现指数上升，提高了生产成本。使得进一步提高ADC精度变得困难。将传统ADC中的电容阵列拆解并通过桥电容连接组合成为分段式电容阵列ADC可以大大降低达到高精度所需要的电容数量，降低ADC中电容阵列所占用的芯片面积。但分段式电容阵列ADC对桥电容极板到地寄生以及桥电容两端并联寄生电容较为敏感，会导致分段电容阵列每一段之间出现权重误差，导致ADC有效位数下降。本专利技术针对SAR ADC中的分段式电容阵列采用一种基于误差电压的权重误差校准方法，从而减轻分段电容阵列中两种寄生电容对权重的影响。

技术实现思路

[0003]本专利技术针对现有分段式电容阵列SAR ADC设计中寄生电容带来的权重误差，提出一种基于误差电压的权重误差校准方法。
[0004]本专利技术技术方案为：一种应用于分段式逐次逼近模数转换器的权重误差校准方法，所述分段式逐次逼近模数转换器包括：比较器、P端阵列、N端阵列、控制逻辑单元；比较器正输入端和负输入端都通过开关连接共模参考电压V
CM
；
[0005]比较器正输入端连接P端阵列，P端阵列由L比特组成的LSB阵列、桥电容C
BR
和由M比特组成的MSB阵列构成；ADC有效位数N＝M+L；设比较器负输入端连接N端阵列，N端阵列与P端阵列呈镜像关系；
[0006]MSB阵列包含2
M
‑
1个单位电容C
u
，电容分组为：1C
u
、2C
u
、4C
u
、
…
、2
P
‑1C
u
；除1C
u
上极板直接连接比较器外，其余电容上极板共接后通过开关S
M
连接比较器，每组电容的下极板组内共接后通过开关连接正参考电压V
REFP
、负参考电压V
REFN
或差分正端输入电压V
INP
；
[0007]LSB阵列包含2
L
个单位电容C
u
，电容分组为：1C
u
、1C
u
、2C
u
、4C
u
、
…
、2
P
‑1C
u
，所有电容上极板连接比较器，每组电容的下极板组内共接后通过开关连接V
REFP
、V
REFN
或V
INP
信号；LSB阵列上极板共接点与MSB阵列上极板共接点之间设置桥电容C
BR
；
[0008]在LSB电容阵列上极板添加校准DAC阵列C
A
，C
A
由P比特单位电容C
u
组成的二进制阵
列、校准结构C
fraq
以及接地开关组S
k
组成，P比特单位电容C
u
组成的二进制阵列分组为：1C
u
、2C
u
、4C
u
、
…
、2
P
‑1C
u
，每组电容下极板组内共接后通过一个开关S
ki
接地；校准结构C
fraq
包括：串联的四个单位电容和两个开关S1、S2；四个单位电容依次为第一到第四单位电容，第一单位电容的上极板连接第二单位电容的下极板，第二单位电容上极板连接第三单位电容下极板，第三单位电容上极板连接第四单位电容下极板；开关S1、S2的一端都连接在第一个单位电容的下极板，开关S1的另一端连接第二单位电容与第三单位电容之间，开关S2的另一端连接第三单位电容与第四单位电容之间，第四单位电容的上极板和P比特单位电容C
u
组成的二进制阵列中的所有电容上极板共接后与LSB电容阵列连接；通过控制开关S1、S2产生不同的电容值C
u
/4、C
u
/2、3C
u
/2；通过控制开关S
ki
、S1、S2调整校准DAC阵列C
A
的等效电容值；V
REFP
、V
REFN
或V
INP
信号由控制逻辑单元输出；
[0009]权重误差校准的步骤为：
[0010]步骤1：断开P端和N端开关S
M
；
[0011]步骤2：P端阵列和N端阵列的MSB阵列上极板连通V
CM
,单位电容C
u
下极板连接参考电压V
REFP
，LSB阵列所有权电容电容下极板连接参考电压V
REFN
；待电压稳定后，断开P端阵列和N端阵列的上极板的V
CM
开关；
[0012]步骤3：P端阵列和N端阵列的MSB阵列中单位电容C
u
下极板切换为V
REFN
，同时LSB阵列所有电容下极板切换为V
REFP
；
[0013]步骤4：待比较器两端电压稳定后，比较器两端的电压差即为权重误差引起的电压差；SAR逻辑读取比较器输出数字值，并根据比较器结果控制校准DAC阵列C
A
中的开关S
k S
1 S2从而调整C
A
的电容值；
[0014]步骤5：重复步骤2到步骤4，最终校准DAC阵列C
A
会收敛到固定值，完成校准步骤。
[0015]本专利技术提出的基于误差电压的权重误差校准方法，通过添加开关MSB阵列开关S
M
放大了权重误差带来的电压误差，降低了比较器的要求。开关S
M
也使得单位电容C
u
在校准阶段和校准结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于分段式逐次逼近模数转换器的权重误差校准方法，所述分段式逐次逼近模数转换器包括：比较器、P端阵列、N端阵列、控制逻辑单元；比较器正输入端和负输入端都通过开关连接共模参考电压V
CM
；比较器正输入端连接P端阵列，P端阵列由L比特组成的LSB阵列、桥电容C
BR
和由M比特组成的MSB阵列构成；ADC有效位数N＝M+L；设比较器负输入端连接N端阵列，N端阵列与P端阵列呈镜像关系；MSB阵列包含2
M
‑
1个单位电容C
u
，电容分组为：1C
u
、2C
u
、4C
u
、
…
、2
P
‑1C
u
；除1C
u
上极板直接连接比较器外，其余电容上极板共接后通过开关S
M
连接比较器，每组电容的下极板组内共接后通过开关连接正参考电压V
REFP
、负参考电压V
REFN
或差分正端输入电压V
INP
；LSB阵列包含2
L
个单位电容C
u
，电容分组为：1C
u
、1C
u
、2C
u
、4C
u
、
…
、2
P
‑1C
u
，所有电容上极板连接比较器，每组电容的下极板组内共接后通过开关连接V
REFP
、V
REFN
或V
INP
信号；LSB阵列上极板共接点与MSB阵列上极板共接点之间设置桥电容C
BR
；在LSB电容阵列上极板添加校准DAC阵列C
A
，C
A
由P比特单位电容C
u
组成的二进制阵列、校准结构C
fraq
以及接地开关组S
k
组成，P比特单位电容C
u
组成的二进制阵列分组为：1C
u
、2C
u
、4C
u
、<...

【专利技术属性】
技术研发人员：樊华，刘翼霖，张伟，罗静，赵攀峰，冯全源，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：