一种高精度ADC的后台校准方法技术

本发明专利技术公开了一种高精度ADC的后台校准方法；本发明专利技术采用pipeline

【技术实现步骤摘要】
一种高精度ADC的后台校准方法


[0001]本专利技术属于电子电路
，具体的说，涉及一种高精度
ADC
的后台校准方法
。

技术介绍

[0002]高速
(≥1M)
高精度
(≥16b)
模数转换器
ADC
在医疗成像领域需求较大
。
良好的图像质量需要
ADC
极低的积分非线性和低噪声，而快速的采样率提高了通道密度，从而降低了成本
。
受益于较低的功耗
、
较快的翻转速度，两步式逐次逼近寄存器
(SAR)
模数转换器
(ADC)
成为了高速高精度奈奎斯特
ADC
的首选
。
两步式
SAR
的工作原理主要是电容式数模转换器
(CDAC)
的充放电以及级间增益放大器对余量的放大，工艺引起的电容误差和放大器的增益误差会极大影响
SAR ADC
的精度，因此研究校准算法来消除以上两种误差是十分必要的
。
而随着数字工艺的发展，数字电路在密度
、
速度
、
集成度获得了很大的优势
。
因此数字电路的校准算法成为了一大研究热点
。
[0003]目前现有的两步式
SAR ADC
大部分进行的都是高位电容的校准
。2014
年，
ADI
的
Alan Bannon
等人提出了一次性的高低位电容校准
[1]，并利用电容注入的方式提升
ADC
的差分非线性
DNL、
积分非线性
INL
性能，最后在
180nm
工艺下实现了
5M/s
采样速率，
98.6
信噪失真比
(SNDR)
，
0.4ppm
的
DNL
与
2ppm
的
INL。2017
年，
ADI
的
Derek Hummerston
等人基于
[1]提出了事件驱动的输入开关
[2]，并解决了输入开关电阻非线性问题，将
FOM
（
Figure of Merit
）值提高到
179.9dB ，
THD
达到
107dB。2018
年，
ADI
的
Hongxing Li
等人引入“簇间分裂电容阵列”概念
[3]，通过洗牌器控制簇间电容的交换进行高位电容的校准，且校准性能与输入信号无关，在
16k
点数内收敛，
SNDR
为
101.5dB
，
INL
缩小至
0.25ppm。2019
年，来自俄勒冈州立大学的
Ahmed ElShater
等人利用低阈值电压
(LVT)
和高阈值电压
(HVT)
提出了双死区输出级的
RING AMP[4]，降低了偏置电压的敏感度，极大增大了
RING AMP
的稳定性和线性度，在
15M
采样率下，
SNDR
达到
90.8dB
，
FOM
值达到
179.7dB。2022
年，
ADI
的
Jesper Steensgaard
等人在
[1]的基础上运用零阶误差整形
、RING AMP
两次对称放大
[5]等技术进一步提升了
SAR ADC
的性能，其
SNDR
达到
105.3dB
，
FOM
值达到
186.0dB。2023
年，俄勒冈州立大学的
Manxin Li
等人提出了有预测能力的片内输入缓冲器
[6]，并进行了前台校准，在
12M
采样率下对
4M
信号进行采样，
SNDR
达到
91.3dB。
[0004]参考文献
[0005][1] A. Bannon, C. P. Hurrell, D. Hummerston and C. Lyden, "An 18 b 5 MS/s SAR ADC with 100.2 dB dynamic range," Proc. VLSI, pp. 1
‑
2, Jun. 2014.[2] D. Hummerston and P. Hurrell, "An 18
‑
bit 2MS/s pipelined SAR ADC utilizing a sampling distortion cancellation circuit with
ꢀ−
107dB THD at 100kHz," Proc. VLSI, pp. 280
‑
281, Jun. 2017.[3] H. Li, M. Maddox, M. C. W. Coin, W. Buckley, D. Hummerston and N. Naeem, "A signal
‑
independent background
‑
calibrating 20b 1MS/S SAR ADC with 0.3ppm INL,", ISSCC Dig. Tech. Papers, pp. 242
‑
244, Feb. 2018.
[4] A. ElShater et al., "A 10
‑
mW 16
‑
b 15
‑
MS/s Two
‑
Step SAR ADC With 95
‑
dB DR Using Dual
‑
Deadzone Ring Amplifier," IEEE J. Solid
‑
State Circuits, pp. 3410
‑
3420, Dec. 2019.[5] J. Steensgaard, R. Reay, R. Perry, D. Thomas, G. Tu and G. Reitsma, "A 24b 2MS/s SAR ADC with 0.03ppm INL and 106.3dB DR in 180nm CMOS," ISSCC Dig. Tech. Papers, pp. 168
‑
170, Feb. 2022.[6] M. Li, C.Y. Lee, A. ElSha本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种高精度
ADC
的后台校准方法，其特征在于，其采用
pipeline
‑
SAR
结构，内部电路包括高位
SAR
校准
、
放大器校准
、
低位
SAR
校准三部分，高位
SAR
校准时序和放大器校准时序相同，高位
SAR
校准和放大器校准均依赖于低位
SAR
的转换结果，这三部分得到校准信息后迭代各自的系数，利用校准后的系数得到更准确的数字输出；其中：高位
SAR
中的高位电容阵列划分为互不相关的两簇簇1和簇2，簇1为高位
MSB
簇，簇2为高位
LSB
簇，高位
SAR
校准时注入簇间交换和簇内交换的余量，放大器校准时取高位最后一位对应的电容取反注入，在高位电容阵列的簇2中选取若干个电容进行切换对余量注入一个值，低位
SAR
顶板采样，采用自注入的校准
。2.
根据权利要求1所述的后台校准方法，其特征在于，簇...

【专利技术属性】
技术研发人员：罗琦，张曜，徐佳伟，
申请(专利权)人：复旦大学，
类型：发明
国别省市：