基于单内存条的SPDflash芯片冗余控制方法、装置及相关介质制造方法及图纸

本发明专利技术公开了基于单内存条的SPD flash芯片冗余控制方法、装置及相关介质，该方法包括：对主SPD flash芯片和备份SPD flash芯片烧录相同的镜像固件资料；通过微控制单元对主SPD flash芯片的内存数据进行校验，以判断主SPD flash芯片的内存数据是否完整；当判定主SPD flash芯片的内存数据完整时，通过串行总线与主SPD flash芯片连接，以读取主SPD flash芯片的内存数据；当判定主SPD flash芯片的内存数据不完整时，通过串行总线与备份SPD flash芯片连接，以读取所述SPD flash芯片的内存数据。本发明专利技术实施例对主SPD flash芯片的内存数据进行校验，确保在主SPD flash芯片发生损坏时能够将串行总线切换至备份SPD flash芯片，从而解决了单内存条因SPD flash数据损坏而导致开机失败的问题，同时还能够降低硬件成本和时间成本。成本。成本。

【技术实现步骤摘要】
基于单内存条的SPD flash芯片冗余控制方法、装置及相关介质


[0001]本专利技术涉及内存测试
，特别涉及基于单内存条的SPD flash芯片冗余控制方法、装置及相关介质。

技术介绍

[0002]计算机启动时，中央处理器CPU会通过SMBUS总线(串行总线)读取内存条上的SPD flash芯片中的firmware(固件)信息。内存条在生产时，内存厂家会提前把SPD firmware预烧录到内存条的SPD flash芯片中，而内存条上的SPD flash芯片的firmware数据是配置BIOS(Basic Input Output System，基本输入输出系统)的重要内存参数，如果在BIOS配置或日常使用中造成SPD flash firmware数据损坏或缺失，则会进一步导致SPD数据读取失败，从而导致计算机开机失败。
[0003]而目前市面上，对于单条内存条来说只会一颗SPD flash芯片，因此如果这颗SPD flash出现数据损坏，便会出现卡内存现象。另外，如果内存条内出现SPD firmware数据损坏或缺失，则需要关闭计算机，然后拆除出现故障的内存条，同时还需要内存原厂对故障的内存条进行维修，例如对其重新烧录SPD firmware资料等等，导致维修成本极大，用户体验感也不佳。

技术实现思路

[0004]本专利技术实施例提供了一种基于单内存条的SPD flash芯片冗余控制方法、装置、计算机设备及存储介质，旨在解决单内存条上SPD flash芯片数据发生损坏异常的问题。<br/>[0005]第一方面，本专利技术实施例提供了一种基于单内存条的SPD flash芯片冗余控制方法，包括：
[0006]对主SPD flash芯片和备份SPD flash芯片烧录相同的镜像固件资料；其中，所述主SPD flash芯片和备份SPD flash芯片贴装于同一内存条上；
[0007]通过微控制单元对所述主SPD flash芯片的内存数据进行校验，以判断所述主SPD flash芯片的内存数据是否完整；
[0008]当判定所述主SPD flash芯片的内存数据完整时，通过串行总线与所述主SPD flash芯片连接，以读取所述主SPD flash芯片的内存数据；
[0009]当判定所述主SPD flash芯片的内存数据不完整时，通过串行总线与所述备份SPD flash芯片连接，以读取所述备份SPD flash芯片的内存数据。
[0010]第二方面，本专利技术实施例提供了一种基于单内存条的SPD flash芯片冗余控制装置，包括：
[0011]资料烧录单元，用于对主SPD flash芯片和备份SPD flash芯片烧录相同的镜像固件资料；其中，所述主SPD flash芯片和备份SPD flash芯片贴装于同一内存条上；
[0012]数据校验单元，用于通过微控制单元对所述主SPD flash芯片的内存数据进行校
验，以判断所述主SPD flash芯片的内存数据是否完整；
[0013]主读取单元，用于当判定所述主SPD flash芯片的内存数据完整时，通过串行总线与所述主SPD flash芯片连接，以读取所述主SPD flash芯片的内存数据；
[0014]备份读取单元，用于当判定所述主SPD flash芯片的内存数据不完整时，通过串行总线与所述备份SPD flash芯片连接，以读取所述备份SPD flash芯片的内存数据。
[0015]第三方面，本专利技术实施例提供了一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的基于单内存条的SPD flash芯片冗余控制方法。
[0016]第四方面，本专利技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的基于单内存条的SPD flash芯片冗余控制方法。
[0017]本专利技术实施例提供了一种基于单内存条的SPD flash芯片冗余控制方法、装置、计算机设备及存储介质，该方法包括：对主SPD flash芯片和备份SPD flash芯片烧录相同的镜像固件资料；其中，所述主SPD flash芯片和备份SPD flash芯片贴装于同一内存条上；通过微控制单元对所述主SPD flash芯片的内存数据进行校验，以判断所述主SPD flash芯片的内存数据是否完整；当判定所述主SPD flash芯片的内存数据完整时，通过串行总线与所述主SPD flash芯片连接，以读取所述主SPD flash芯片的内存数据；当判定所述主SPD flash芯片的内存数据不完整时，通过串行总线与所述备份SPD flash芯片连接，以读取所述备份SPD flash芯片的内存数据。本专利技术实施例预先在单内存条上贴装两个SPD flash芯片，即所述主SPD flash芯片和备份SPD flash芯片，并对两个SPD flash芯片烧录相同的固件资料，然后通过对所述主SPD flash芯片的内存数据进行校验，来选择连接所述主SPD flash芯片还是所述备份SPD flash芯片，如此可以确保在所述主SPD flash芯片发生损坏时能够将串行总线切换至备份SPD flash芯片，从而解决了在单内存条下，由于SPD flash数据损坏而导致开机失败的问题，并且在主SPD flash芯片发生损坏时，无需立即拆卸修复内存条，如此可以降低在维修时所花费的硬件成本和时间成本等等。
附图说明
[0018]为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的流程示意图；
[0020]图2为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的系统架构图；
[0021]图3为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的串行总线波形图；
[0022]图4为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的正常工作状态示意图；
[0023]图5为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的冗余
工作状态示意图；
[0024]图6为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的另一流程示意图；
[0025]图7为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制方法的修复示意图；
[0026]图8为本专利技术实施例提供的基于单内存条的SPD flash芯片冗余控制装置的示意性框图。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于单内存条的SPD flash芯片冗余控制方法，其特征在于，包括：对主SPD flash芯片和备份SPD flash芯片烧录相同的镜像固件资料；其中，所述主SPD flash芯片和备份SPD flash芯片贴装于同一内存条上；通过微控制单元对所述主SPD flash芯片的内存数据进行校验，以判断所述主SPD flash芯片的内存数据是否完整；当判定所述主SPD flash芯片的内存数据完整时，通过串行总线与所述主SPD flash芯片连接，以读取所述主SPD flash芯片的内存数据；当判定所述主SPD flash芯片的内存数据不完整时，通过串行总线与所述备份SPD flash芯片连接，以读取所述备份SPD flash芯片的内存数据。2.根据权利要求1所述的基于单内存条的SPD flash芯片冗余控制方法，其特征在于，所述通过微控制单元对所述主SPD flash芯片的内存数据进行校验，以判断所述主SPD flash芯片的内存数据是否完整，包括：通过微控制单元分别获取所述主SPD flash芯片的二进制数据和所述备份SPD flash芯片的二进制数据；对所述主SPD flash芯片的二进制数据与所述备份SPD flash芯片的二进制数据进行比对校验；若比对校验的结果一致，则判定所述主SPD flash芯片的内存数据完整；若比对校验的结果不一致，则判定所述主SPD flash芯片的内存数据不完整。3.根据权利要求1所述的基于单内存条的SPD flash芯片冗余控制方法，其特征在于，所述通过微控制单元对所述主SPD flash芯片的内存数据进行校验，以判断所述主SPD flash芯片的内存数据是否完整，还包括：通过微控制单元读取所述主SPD flash芯片的串行总线波形图；基于所述串行总线波形图判断所述主SPD flash芯片的串行总线是否具有连续的下降沿；若所述主SPD flash芯片的串行总线具有连续的下降沿，则判定所述主SPD flash芯片的内存数据完整；若所述主SPD flash芯片的串行总线在任一下降沿后转为高电平状态，则判定所述主SPD flash芯片的内存数据不完整。4.根据权利要求1所述的基于单内存条的SPD flash芯片冗余控制方法，其特征在于，所述当判定所述主SPD flash芯片的内存数据完整时，通过串行总线与所述主SPD flash芯片连接，以读取所述主SPD flash芯片的内存数据，包括：当判定所述主SPD flash芯片的内存数据完整时，通过微控制单元发出单次触发信号；根据所述单次触发信号与所述主SPD flash芯片建立串行总线连接。5.根...

【专利技术属性】
技术研发人员：方凯平，黄秋容，
申请(专利权)人：南宁泰克半导体有限公司，
类型：发明
国别省市：