并行传输下IQ延迟对齐与定时同步联合实现方法和系统技术方案

本发明专利技术公开了并行传输下IQ延迟对齐与定时同步联合实现方法和系统，本发明专利技术对输入的I/Q两路数据进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，对I路和Q路信号分别进行定时误差检测和环路滤波，并对中心采样点进行相位累加和IQ延迟校正，分别获取I/Q两路匹配滤波的输入数据起始位置和滤波系数地址索引，得到对应的匹配滤波输入数据和系数。当I/Q两路信号同时为最佳采样时刻的信号时，环路收敛，输出信号即为无IQ延迟的最佳采样信号。本发明专利技术适用于任意带宽的高速并行传输系统，能够灵活支持任意倍符号速率的采样和1个符号周期以内的IQ延迟校正，同时解决了定时同步和IQ延迟对齐两大问题。迟对齐两大问题。迟对齐两大问题。

【技术实现步骤摘要】
并行传输下IQ延迟对齐与定时同步联合实现方法和系统


[0001]本专利技术涉及无线通信
，尤其涉及并行传输下IQ延迟对齐与定时同步联合实现方法和系统。

技术介绍

[0002]在无线通信系统中，由于发送端或接收端的滤波器等模拟器件的性能不完全一致，同相分量I与正交分量Q两路信号分别经过不同的器件和线路后，所受到的延迟量不同，会使I、Q两路时域信号有一个相对群延迟，即IQ延迟误差，产生噪声干扰，从而导致系统性能下降。同时，由于接收端模数转换器（Analog
‑
to
‑
Digital Converter，ADC）和发送端数模转换器（Digital
‑
to
‑
Analog Converter，DAC）之间采样频率存在差异，造成接收端实际采样时刻和最佳采样时刻出现偏差，即定时误差，影响了接收机的解调性能。而且随着通信系统的传输速率不断提升，符号速率越高，IQ延迟误差和定时误差对接收机解调性能的影响更加明显。在传统低速率系统中，对于IQ延迟精度100ps的器件，若符号速率是100MHz，符号间隔是10ns，则IQ延迟的影响可忽略；且可以通过多倍符号速率过采样，并从中选择一个最佳采样点输出，从而实现定时同步。但在高速系统中，若符号速率是10GHz，符号间隔为100ps，则IQ延迟误差会导致接收机无法正常工作；而且定时同步所需的多倍采样率高达数十GHz，对ADC的采样率要求极高，难以实现。因此，对无线通信系统中的接收机进行IQ延迟误差补偿和定时误差校正非常重要。
[0003]常规的IQ延迟误差补偿方式是在数字基带通过一个FIR插值滤波器来做卷积运算，以获得对应延迟下的接收信号，达到I/Q两路时域信号对齐的目的。经典的定时误差计算方法为Gardner 算法，通过两倍符号速率采样下的两个采样点得到定时误差估计值。所以，在利用Gardner算法计算定时误差之前，需要将采样率转换到两倍过采样频率，两倍过采样信号则可以通过插值滤波器来实现。因此，IQ延迟校正和定时同步独立实现时需要使用两个FIR滤波器。然而，对于超高传输速率的无线通信链路，数字基带必须通过提高计算的并行度才能实现极高的吞吐率，且高并行度需要消耗更多的硬件资源，带来较高的逻辑复杂度。因此，如何尽可能地减少滤波器的使用，节约乘法器和加法器等逻辑资源，并在硬件上实现高速并行信号处理十分重要。
[0004]一种现有的基于Gardner算法的高速IQ延时校正方案如图1所示，通过一个插值滤波器，在获得两倍过采样信号的同时，调整IQ两路信号之间的延迟误差，再将两倍过采样信号进行匹配滤波，并根据Gardner算法分别提取IQ延迟误差和定时误差，IQ延迟误差经过一个一阶环路滤波器进行平滑，定时误差经过一个二阶环路滤波器和数控振荡器（Numerically Controlled Oscillator，NCO）调整插值采样点的位置，再同时将IQ延迟误差和定时误差相位信息送给插值滤波器，以完成定时同步和IQ延迟校正。该方案提供的IQ延迟校正方案与定时同步相结合，可以有效补偿IQ延迟误差的影响，但是插值滤波器没有与匹配滤波进行结合，无法抑制定时同步环路中的带外噪声，不能直接实现采样时刻信噪比（Signal
‑
to
‑
Noise Ratio，SNR）的最大化，且在高速并行处理系统中，插值滤波器消耗较
多的乘法器和加法器，需要大量逻辑资源。而且定时同步的性能受IQ延迟一阶环路滤波器收敛速度的影响。

技术实现思路

[0005]本专利技术的目的在于针对现有技术的不足，本专利技术拟提出一种面向多路并行传输下IQ延迟对齐与定时同步联合实现方法和系统，将并行的插值滤波器和匹配滤波相结合，分别对I/Q两路信号做定时误差检测和环路滤波，检测IQ延迟误差并对Q路信号进行校正，I/Q两路定时同步环路收敛速度一致，可在获得最佳采样信号的同时，补偿IQ延迟带来的信号损伤，且节约大量的逻辑资源。
[0006]本专利技术的技术方案如下：
[0007]本专利技术首先提供了一种并行传输下IQ延迟对齐与定时同步联合实现系统，其包括：
[0008]I/Q匹配滤波模块，分别对I路和Q路输入数据进行低通滤波，获得两倍符号速率下的I路和Q路输出信号；
[0009]I/Q两路定时误差提取模块，对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I/Q两路定时误差均值；
[0010]I/Q环路滤波模块，对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路定时误差和Q路定时误差；
[0011]I/Q数控振荡模块，根据I路定时误差和Q路定时误差，计算中心采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引；
[0012]IQ延迟误差提取模块，用于提取IQ延迟误差；并根据IQ延迟误差对Q路数控振荡器的累加相位进行校正；
[0013]数据选择模块，根据匹配滤波输入数据的起始位置获得I路和Q路匹配滤波输入数据送给I/Q匹配滤波模块；
[0014]匹配滤波系数查找表，根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。
[0015]本专利技术还提供了一种基于所述系统的IQ延迟对齐与定时同步联合实现方法，其包括如下步骤：
[0016]1）数据选择模块根据I路和Q路匹配滤波所需的输入数据的位置从移位寄存器中选择采样输入数据给I/Q匹配滤波模块，匹配滤波系数查找表根据匹配滤波系数地址索引选择I路和Q路所需的匹配滤波系数输送给I/Q匹配滤波模块，
[0017]2）I/Q匹配滤波模块对I路和Q路输入数据进行低通滤波，获得两倍符号速率的I路以及Q路输出信号；
[0018]3）I/Q两路定时误差提取模块对I路和Q路输出信号分别提取定时误差，并获得I/Q两路定时误差均值；
[0019]4）I/Q路环路滤波模块对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路和Q路定时误差；
[0020]5）I/Q数控振荡模块根据平滑后的I路和Q路定时误差，对中心采样点的相位进行累加；
[0021]6）IQ延迟误差提取模块根据相位累加结果提取IQ延迟误差；并根据IQ延迟误差对I/Q路数控振荡模块中的Q路数控振荡器的累加相位进行校正；
[0022]7）I/Q数控振荡模块根据校正后的累加相位，获取匹配滤波输入数据的起始位置并发送给I/Q数据选择模块，获取匹配滤波系数地址索引发送给匹配滤波系数查找表；重复步骤1）
‑
步骤7），当I/Q两路环路滤波模块同时收敛时，I/Q两路匹配滤波的输出信号则为无IQ延迟的最佳采样信号，即实现并行传输下的IQ延迟对齐与定时同步。
[0023]与现有技术相比，本专利技术对I路信号和Q路信号分别进行定时误差检测、环路滤波和相位累加，获得I/Q两路匹配滤波所需的输入数据和匹配滤波系数。当I/Q两路信号同时为最佳采样时刻的信号时，定时同步环路收敛，I/Q两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于包括：I/Q匹配滤波模块，分别对I路和Q路输入数据进行低通滤波，获得两倍符号速率下的I路和Q路输出信号；I/Q两路定时误差提取模块，对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I/Q两路定时误差均值；I/Q环路滤波模块，对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路定时误差和Q路定时误差；I/Q数控振荡模块，根据I路定时误差和Q路定时误差，计算中心采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引；IQ延迟误差提取模块，用于提取IQ延迟误差；并根据IQ延迟误差对Q路数控振荡器的累加相位进行校正；数据选择模块，根据匹配滤波输入数据的起始位置获得I路和Q路匹配滤波输入数据送给I/Q匹配滤波模块；匹配滤波系数查找表，根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。2.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述的I/Q匹配滤波模块采用根升余弦滤波器；对于M路符号级并行处理系统，第n个时钟周期下，I/Q匹配滤波模块并行输出2M个I路的两倍过采样输出信号以及2M 个Q路两倍过采样输出信号；k为匹配滤波后两倍过采样输出信号的索引，k为奇数的I路和Q路信号分别作为定时误差补偿后的最佳采样点的实部和虚部进行输出。3.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q两路定时误差提取模块对I路和Q路信号分别进行定时误差检测，获得M个I路的定时误差值和M个Q路的定时误差值；再分别对M个I路的定时误差值和M个Q路的定时误差值进行平均，输出第n个时钟周期下的I路定时误差均值和Q路定时误差均值，M为并行路数。4.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路环路滤波模块包括两个二阶环路滤波器，两个二阶环路滤波器各自分别对I路定时误差均值和Q路定时误差均值的定时误差抖动进行平滑处理，获得I路定时误差和Q路定时误差。5.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路数控振荡模块包括I路数控振荡器和Q路数控振荡器，I/Q路数控振荡模块分别对中心采样点的相位进行累加，所述中心采样点为匹配滤波后两倍符号速率下的第M+1个采样点，M为并行路数；若第n
‑
1个系统时钟周期下中心采样点的I路和Q路累积相位分别为和，其中和为整数部分，和为分数部分，则下一个时钟周期中心采样点的I路的Q路累积相位表示为：；其中，，为系统采样率，为符号速率；和分别为I/Q路环路滤波模块平滑后的I路定时误差和Q路定时误差。
6.根据权利要求5所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路数控振荡模块根据整数部分和，得到第n个时钟周期中心采样点需要的I路和Q路对应匹配滤波输入数据的起始位置；根据分数部分和，以及相位的量化精度，得到I路和Q路相应的匹配滤波系数地址索引。7.根据...

【专利技术属性】
技术研发人员：李雪敏，张昌明，余显斌，戴胜男，沈捷，卢驰，
申请(专利权)人：之江实验室，
类型：发明
国别省市：