半导体器件及其形成方法技术

一种半导体器件及其形成方法

【技术实现步骤摘要】
半导体器件及其形成方法、半导体结构


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法
、
半导体结构
。

技术介绍

[0002]在集成电路
(IC)
中，例如在
CMOS
射频集成电路
(RFIC)
中，感应器件是一种重要的电学器件，其性能参数直接影响了集成电路的性能
。
集成电路中的感应器件大多为平面电感，例如平面螺旋电感
。
与传统的线绕电感相比，平面电感具有成本低
、
易于集成
、
噪声小和功耗低等优点，且平面电感与现有集成电路工艺的兼容性较高
。
[0003]衡量感应器件性能好坏的一个重要指标是品质因数
(Q)
，品质因数越高，表征感应器件的性能越好
。
其中，影响感应器件品质因数的一个重要因素为高频时的衬底损耗
(Substrate Loss)。
因此通常通过减少衬底损耗的方法来提高感应器件的品质因数...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：基底，包括屏蔽区
、
以及环绕所述屏蔽区的保护区；屏蔽结构，位于所述屏蔽区的基底上；底部保护环，位于所述保护区的基底上且环绕所述屏蔽结构，所述底部保护环用于接地，所述屏蔽结构与所述底部保护环电连接，所述底部保护环包括：多个第一导电层，位于所述保护区的基底上，多个所述第一导电层沿第一方向延伸且沿第二方向平行排布，多个所述第一导电层构成环绕所述屏蔽区的形状，所述第一方向垂直于所述第二方向；多个第二导电层，位于所述保护区的基底上，多个所述第二导电层沿所述第二方向延伸且沿所述第一方向平行排布，多个所述第二导电层构成围绕所述屏蔽区的形状，每个所述第二导电层沿所述第二方向贯穿所在区域的多个所述第一导电层
、
并与多个所述第一导电层电连接
。2.
如权利要求1所述的半导体器件，其特征在于，所述基底包括衬底
、
位于所述衬底上的分立的沟道凸起部
、
以及横跨所述沟道凸起部且覆盖所述沟道凸起部的部分顶部和部分侧壁的栅极结构，所述栅极结构两侧的沟道凸起部中还形成有源漏掺杂层，所述沟道凸起部沿所述第二方向延伸且沿所述第一方向平行排布，所述栅极结构沿所述第一方向延伸且沿所述第二方向平行排布；所述第一导电层包括源漏插塞层，位于所述源漏掺杂层顶部
、
并横跨多个所述沟道凸起部，所述源漏插塞层覆盖所述源漏掺杂层的部分顶部；所述第二导电层包括栅极插塞层，位于所述栅极结构顶部
、
并横跨多个所述栅极结构，所述栅极插塞层覆盖所述栅极结构的部分顶部
。3.
如权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括：介质层，覆盖所述基底；所述第一导电层和第二导电层均位于所述基底顶部的介质层中
。4.
如权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：顶部保护环，位于所述底部保护环的顶部，且与所述底部保护环电连接，所述顶部保护环包括：位于底部保护环上的多个第一金属线，第一金属线沿第二方向延伸且沿第一方向平行排布，多个所述第一金属线构成环绕所述屏蔽区的形状；位于第一金属线上的多个第二金属线，第二金属线沿第一方向延伸且沿第二方向平行排布，多个所述第二金属线构成环绕所述屏蔽区的形状，每个第二金属线沿第一方向横跨所在区域的多个第一金属线
、
并与多个第一金属线电连接
。5.
如权利要求1所述的半导体器件，其特征在于，所述底部保护环沿径向的宽度为1μ
m
至
10
μ
m。6.
如权利要求1所述的半导体器件，其特征在于，所述底部保护环的内径尺寸为
10um
至
300um。7.
如权利要求1所述的半导体器件，其特征在于，多个所述第一导电层构成环绕所述屏蔽区的形状为环状的八边形
、
三角形
、
正方形或圆形
。8.
如权利要求1所述的半导体器件，其特征在于，所述底部保护环具有多个等间隔分布的第一开口，所述第一开口将所述底部保护环分为相互隔离的多个单元
。
9.
如权利要求1所述的半导体器件，其特征在于，所述屏蔽结构具有多个等间隔分布的第二开口，所述第二开口将屏蔽结构分为相互隔离的多个单元
。10.
如权利要求8所述的半导体器件，其特征在于，所述第一开口的数量为两个至八个
。11.
如权利要求1所述的半导体器件，其特征在于，所述第一导电层和第二导电层为一体结构
。12.
一种半导体器件的形成方法，其特征在于，包括：提供基底，包括屏蔽区
、
以及环绕所述屏蔽区的保护区；在所述屏蔽区的基底上形成屏蔽结构；在所...

【专利技术属性】
技术研发人员：王晓东，王西宁，钱蔚宏，朱赛亚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：