栅极隔离区域和鳍隔离区域及其形成方法技术

本公开涉及栅极隔离区域和鳍隔离区域及其形成方法。一种方法，包括：在半导体区域上形成栅极堆叠；蚀刻栅极堆叠以形成第一沟槽，该第一沟槽将栅极堆叠分离为第一栅极堆叠部分和第二栅极堆叠部分；以及形成填充第一沟槽的栅极隔离区域。栅极隔离区域包括：氮化硅衬里；以及氧化硅填充区域，与氮化硅衬里的第一底部部分重叠。该方法还包括：蚀刻栅极堆叠以形成第二沟槽并且暴露突出的半导体鳍；以及蚀刻突出的半导体鳍以将第二沟槽延伸到体半导体衬底中。形成鳍隔离区域以填充第二沟槽。鳍隔离区域包括：氧化硅衬里；以及氮化硅填充区域，与氧化硅衬里的第二底部部分重叠。氧化硅衬里的第二底部部分重叠。氧化硅衬里的第二底部部分重叠。

【技术实现步骤摘要】
栅极隔离区域和鳍隔离区域及其形成方法


[0001]本公开涉及栅极隔离区域和鳍隔离区域及其形成方法。

技术介绍

[0002]集成电路(IC)材料和设计的技术进步已经产生了一代又一代的IC，其中每一代都比前几代拥有更小和更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数量)普遍增加，而几何尺寸则减小。这种按比例缩小的过程通常通过提高生产效率并降低相关成本来提供好处。
[0003]这种按比例缩小也增加了加工和制造IC的复杂性，并且为了实现这些进步，IC加工和制造也需要类似的发展。例如，鳍式场效应晶体管(FinFET)已经被引入来取代平面晶体管。FinFET的结构和制造FinFET的方法正在开发之中。
[0004]FinFET的形成通常包括形成长半导体鳍和长栅极堆叠，然后形成隔离区域，以将长半导体鳍和长栅极堆叠切割为较短的部分，使得较短的部分可以用作FinFET的鳍和栅极堆叠。

技术实现思路

[0005]根据本公开的第一实施例，提供了一种制造半导体器件的方法，包括：在半导体区域上形成栅极堆叠，其中，所述半导体区域在体半导体衬底之上；蚀刻所述栅极堆叠以形成第一沟槽，其中，所述第一沟槽将所述栅极堆叠分离为第一栅极堆叠部分和第二栅极堆叠部分；形成填充所述第一沟槽的栅极隔离区域，其中，所述栅极隔离区域包括：氮化硅衬里；以及氧化硅填充区域，与所述氮化硅衬里的第一底部部分重叠；蚀刻所述栅极堆叠以形成第二沟槽，其中，突出的半导体鳍暴露于所述第二沟槽；蚀刻所述突出的半导体鳍以将所述第二沟槽延伸到所述体半导体衬底中；以及形成填充所述第二沟槽的鳍隔离区域，其中，所述鳍隔离区域包括：氧化硅衬里；以及氮化硅填充区域，与所述氧化硅衬里的第二底部部分重叠
[0006]根据本公开的第二实施例，提供了一种半导体结构，包括：第一栅极堆叠，在半导体区域上，其中，所述第一栅极堆叠包括第一栅极堆叠部分和第二栅极堆叠部分；栅极隔离区域，在所述第一栅极堆叠部分和所述第二栅极堆叠部分之间，其中，所述栅极隔离区域包括：第一电介质衬里；以及第一填充区域，与所述第一电介质衬里的第一底部部分重叠；以及鳍隔离区域，穿过第二栅极堆叠，并且穿过所述第二栅极堆叠下方的浅沟槽隔离区域，其中，所述鳍隔离区域包括：第二电介质衬里，其中，所述第一电介质衬里具有与所述第二电介质衬里不同的氮原子百分比；以及第二填充区域，与所述第二电介质衬里的第二底部部分重叠，其中，所述第一填充区域具有与所述第二填充区域不同的氧原子百分比。
[0007]据本公开的第三实施例，提供了一种半导体结构，包括：栅极堆叠，在半导体区域上，其中，所述栅极堆叠具有第一纵向方向；源极区域和漏极区域，在所述栅极堆叠的相反侧；栅极隔离区域，与所述栅极堆叠的末端接触，其中，所述栅极隔离区域具有垂直于所述
第一纵向方向的第二纵向方向，并且其中，所述栅极隔离区域包括：氮化硅衬里；以及氧化硅填充区域，与所述氮化硅衬里的第一底部部分重叠；以及鳍隔离区域，具有平行于所述第一纵向方向的第三纵向方向，其中，所述栅极堆叠和所述鳍隔离区域与所述栅极隔离区域的相反侧壁接触，并且其中，所述鳍隔离区域包括：氧化硅衬里；以及氮化硅填充区域，与所述氧化硅衬里的第二底部部分重叠。
附图说明
[0008]当与附图一起阅读时，可以从以下详细描述最佳地理解本公开的各个方面。注意，根据行业标准惯例，各种特征并未按比例绘制。实际上，为了讨论的清楚性，可以任意增加或减少各种特征的尺寸。
[0009]图1
‑
图4、图5A、图5B、图6
‑
图7、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图10A、图10B、图11、图12A、图12B、图13A
‑
1、图13A
‑
2、图13B、图14A、图14B、图15A、图15B、图15C、图15D、图16A和图16B示出了根据一些实施例的处于形成鳍式场效应晶体管(FinFET)和隔离区域的中间阶段的横截面视图、透视图和俯视图。
[0010]图17示出了根据一些实施例的用于形成FinFET和隔离区域的工艺流程。
具体实施方式
[0011]以下公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下面描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例并且不旨在进行限制。例如，在下面的描述中，在第二特征上或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各种示例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0012]此外，为了便于描述，本文可以使用诸如“下方”、“之下”、“低于”、“上覆”、“上方”等之类的空间相关术语来描述如图所示的一个元素或特征与另外(一个或多个)元素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了图中描绘的方向之外的不同方向。装置可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相关描述符同样可以相应地解释。
[0013]提供了一种形成用于隔离晶体管的隔离区域的方法。根据一些实施例，隔离区域包括栅极隔离区域和鳍隔离区域。栅极隔离区域是通过以下方式形成的：切割栅极堆叠，并且用氮化物衬里和氧化物填充区域填充相应的沟槽。因为栅极隔离区域中的大多数材料是氧化物而不是氮化物，所以栅极隔离区域的电介质常数(k值)降低，这可以使得减少电容变化并且提高环形振荡器性能。鳍隔离区域是通过以下方式形成的：切割突出的半导体鳍(和上覆的栅极堆叠)，并且用氧化物衬里和氮化物填充区域填充相应的沟槽。通过除了氮化物填充区域之外还形成氧化物衬里，鳍隔离区域具有更好的防泄漏能力，并且提高了鳍隔离区域的击穿电压。
[0014]在所示出的实施例中，使用鳍式场效应晶体管(FinFET)的形成作为示例来解释本公开的概念。其他类型的晶体管(例如，平面晶体管、栅极全环绕(GAA)晶体管等)也可以采
用本公开的概念。本文所讨论的实施例用于提供能够制作或使用本公开的主题的示例，并且本领域的普通技术人员将容易理解在保留在不同实施例的预期范围内的同时能够进行的修改。在各种视图和说明性实施例中，类似的参考编号用于表示类似的元素。虽然方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0015]图1
‑
图4、图5A、图5B、图6
‑
图7、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图10A、图10B、图11、图12A、图12B、图13A
‑
1、图13A
‑
2、图13B、图14A、图14B、图15A、图15B、图15C、图15D、图16A和图16B示出了根据本公开的一些实施例的处于形成Fin本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，包括：在半导体区域上形成栅极堆叠，其中，所述半导体区域在体半导体衬底之上；蚀刻所述栅极堆叠以形成第一沟槽，其中，所述第一沟槽将所述栅极堆叠分离为第一栅极堆叠部分和第二栅极堆叠部分；形成填充所述第一沟槽的栅极隔离区域，其中，所述栅极隔离区域包括：氮化硅衬里；以及氧化硅填充区域，与所述氮化硅衬里的第一底部部分重叠；蚀刻所述栅极堆叠以形成第二沟槽，其中，突出的半导体鳍暴露于所述第二沟槽；蚀刻所述突出的半导体鳍以将所述第二沟槽延伸到所述体半导体衬底中；以及形成填充所述第二沟槽的鳍隔离区域，其中，所述鳍隔离区域包括：氧化硅衬里；以及氮化硅填充区域，与所述氧化硅衬里的第二底部部分重叠。2.根据权利要求1所述的方法，其中，所述栅极隔离区域中的氮化硅衬里包括第一侧壁，该第一侧壁与所述鳍隔离区域中的氧化硅衬里的第二侧壁接触。3.根据权利要求1所述的方法，其中，在形成所述第二沟槽时，去除所述栅极隔离区域中的氮化硅衬里的竖直部分，并且其中，所述栅极隔离区域中的氧化硅填充区域与所述鳍隔离区域中的氧化硅衬里接触以形成竖直界面。4.根据权利要求1所述的方法，其中，在形成所述第一沟槽时，同时蚀刻多个栅极堆叠，其中，所述多个栅极堆叠包括所述栅极堆叠。5.根据权利要求1所述的方法，其中，蚀刻所述栅极堆叠以形成所述第一沟槽包括：形成多个硬掩模层；以及图案化所述多个硬掩模层，其中，所述第一沟槽是使用所述多个硬掩模层作为蚀刻掩模来形成的。6.根据权利要求5所述的方法，还包括：在蚀刻所述栅极堆叠以形成所述第二沟槽之前，蚀刻穿过所述多个硬掩模层。7.根据权利要求5所述的方法，其中，所...

【专利技术属性】
技术研发人员：卢柏全，江欣哲，黄泰钧，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：