【技术实现步骤摘要】
一种面向存算一体系统的有限域纠错编解码方法及系统
[0001]本专利技术属于存内计算
,具体涉及一种基于有限域的存算一体纠错编解码方法及系统。
技术介绍
[0002]现阶段,主流的计算芯片通常采用冯诺依曼这一传统计算架构。然而,随着摩尔定律趋于饱和,传统冯氏架构中存储器与计算单元分离带来的瓶颈效应愈发凸显,连接存储器与计算单元单元的数据总线带宽和数据搬运功耗限制了计算芯片延迟与能效等指标的进一步提升。
[0003]在这一背景下,研究人员提出了一系列新型计算范式,融合存储与计算功能的存内计算技术成为打破传统冯诺依曼架构瓶颈的核心技术路径。通过在存储器内部或周边添加合适的外围电路,能够为存储器单元赋予计算能力,从而减少了数据搬运的需求,减轻了数据总线带宽和功耗的瓶颈效应。然而,在现有存内计算单元设计中,缺少对存储器中的软错误进行修正的电路,这使得其作为存储器的鲁棒性受到限制。进一步的,在进行模拟存内计算操作的过程中,存储器内部进行了基于基尔霍夫定律的电流加和以完成部分和累加的操作,计算鲁棒性进一步下降,部分和累加后结果的纠错需求更为迫切。
[0004]此外,在实现模拟存内计算过程中往往采用阻变存储器、相变存储器、磁感应变化存储器等多种新型高能效存储单元,以取得比传统存储器更高的吞吐率和能效比。然而,由于新型器件本身工艺成熟度尚在爬坡中,器件的非理想特性更易导致软错误。因此,实现基于新型存储器的模拟存内计算可靠落地应用急需针对部分和累加后的纠错编解码方法与系统。
[0005]在传统存储器中,纠
【技术保护点】
【技术特征摘要】
1.一种面向存算一体系统的有限域纠错编解码方法,编码过程使用非二进制稀疏编码,该非二进制稀疏编码的编码数域是通过整数运算对特定质数q取模得到的有限域Q,编码时,首先将整数域上的信息码字转换到有限域Q中,然后使用生成矩阵G
e
完成编码,所述生成矩阵G
e
通过单位矩阵I
n
×
n
和校验位生成矩阵M
n
×
m
组成,即:G
e
=[I
n
×
n
|M
n
×
m
]其中,n为编码信息位长度,m为编码校验位长度;解码过程通过n+m个变量节点V和m个校验节点C共同完成,由m行、n+m列有限域元素共同组成的校验矩阵H记录从n+m个变量节点到m个校验节点的连接关系和连接权重,该校验矩阵H满足:G
e
×
H
T
={0}
n
×
m
其中H
T
表示校验矩阵的转置矩阵;解码时,首先由变量节点根据输入码字生成对数似然值LLR向量,其数量由有限域Q的阶数决定,这一向量中值最大的一个即表征了当前位在这一循环中的初值;之后,变量节点根据校验矩阵H规定的连接将概率向量传递给校验节点;校验节点将检验变量节点的传递结果是否符合编码时的规定,即是否正确,若正确或达到循环上限,则结束循环,并输出码字结果;否则将在各个校验节点内部进行对数似然值的迭代过程,并将更新的似然值按照校验矩阵H返回变量节点;在各个变量节点中,综合初值与校验节点的返回值,产生新的码字,并再次进行上述迭代过程,直至循环结束。2.如权利要求1所述的有限域纠错编解码方法,其特征在于,编码与解码流程包括以下步骤:1)对于n位信息码字X,首先生成其在q阶有限域Q中的映射X
Q
,即X
Q
=X%q2)利用生成矩阵G
e
对有限域码字X
Q
进行编码,设生成的码字为Z
o
,则Z0=X
Q
×
G
e
其中各运算操作均在q阶有限域Q中进行;3)解码时,设输入的码字为Z,对其每一个元素z
i
生成一个对数似然值LLR
ij
,表征元素z
i
为有限域中元素j的概率p
j
,具体为:LLR
ij
=lg(p
j
)其中i<m,j<q;4)将上一步得到的对数似然值输入变量节点V
k
,其中k<n+m,存储为初始对数似然值LLR
k_prior
,同时记录此次的变量节点输出似然值LLR
k_voutput
与变量节点输入似然值LLR
k_input
均为LLR
k_prior
,其最大值对应元素即为初始码字元素值5)在第l次迭代时,变量节点V
k
将LLR
k_voutput
与按照校验矩阵H发送给对应的校验节点C
ξ
,其中ξ<m,过程中需要按照校验矩阵H中元素进行运算而交换LLRk_
voutput
的次序,即a<q有,其中h为此校验节点与变量节点的连接在校验矩阵H中对应的元素,q为用于生成编码有限域的质数,代表校验节点C
ξ
接收到的变量节点V
k
的对数似然值,并将校验节点C
ξ
接收到的变量节点V
k
认为
的码值记为6)如果对于所有与校验节点在校验矩阵H中对应的向量H
i(1
×
(n+m))
,有那么其通过校验并跳至步骤10),若达到循环上限则同样跳...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。