一种基于P型磊晶降低导通电阻的沟槽MOSFET及制备方法技术

本发明专利技术提供一种基于P型磊晶降低导通电阻的沟槽MOSFET及制备方法，属于半导体技术领域，该方法包括：在漂移区上方采用磊晶工艺形成体区；在体区上层离子注入形成源极区；在所述体区和所述源极区蚀刻通孔，在所述漂移区上层蚀刻沟槽，所述通孔与所述沟槽连接；在衬底下方沉积漏极，在所述源极区上方沉积源极，在所述沟槽中沉积栅极。本发明专利技术使用磊晶工艺取代了现有技术中采用离子注入与扩散的方法形成体区，由于磊晶工艺能够精准地控制体区的深度，从而有效地对沟道长度微缩，能够降低沟道电阻，还能够使沟道的掺杂离子均匀分布，有效降低沟槽MOSFET的导通阻抗，提升了沟槽MOSFET的电气性能。的电气性能。的电气性能。

【技术实现步骤摘要】
一种基于P型磊晶降低导通电阻的沟槽MOSFET及制备方法


[0001]本专利技术涉及半导体
，具体涉及一种基于P型磊晶降低导通电阻的沟槽MOSFET及制备方法。

技术介绍

[0002]第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。由碳化硅材料制成的MOSFET是一种可以广泛使用在模拟电路与数字电路的场效晶体管。MOSFET依照其“通道”的极性不同，可分为“N型”与“P型”的MOSFET，通常又称为NMOSFET与PMOSFET。
[0003]N型半导体中的多数载流子由源极通过N型半导体向漏极漂移，这个N型半导体形成了自由电子或电流的通道，叫做"沟道"。沟道的电阻受P型栅极和N型沟道间PN结的内电场的控制，因为电流是由N型半导体中多数载流子的漂移形成。沟道电阻对于MOSFET的影响主要有：沟道电阻影响MOSFET的开关特性。沟道电阻是MOSFET在关断时的一种内部耗散，它会减少MOSFET在关断时的可用能量，从而使MOSFET在开关时更容易失效。因此，减少沟道电阻可以改善MOSFET的开关特性。沟道电阻影响了功率输出能力。随着沟道电阻的增大，功率输出能力也会降低。因此，如果要让MOSFET发挥最大的功率输出能力，应该尽量将沟道电阻保持得尽可能低。正向导通特性也会受到影响。随着沟道电阻的升高，正向导通饱和度也会降低。这意味着如果想要保证MOSFET有良好的正向导通特性, 就必须将沟道电阻制造的尽量低。
[0004]沟道电阻是影响低压沟槽MOSFET器件导通阻值的关键因素，现行沟道形成方法为利用离子注入与扩散形成体区，但是受到工艺技术限制, 沟道长度无法有效微缩，并且沟道长度与掺杂浓度在芯片上分布不均匀，导致了导通电阻的提升，降低了沟槽MOSFET的电气性能。

技术实现思路

[0005]本专利技术的目的是提供一种基于P型磊晶降低导通电阻的沟槽MOSFET及制备方法，该方法使用磊晶工艺取代了现有技术中采用离子注入与扩散的方法形成体区，由于磊晶工艺能够精准地控制体区的深度，从而有效地对沟道长度微缩，能够降低沟道电阻，还能够使沟道的掺杂离子均匀分布，有效降低沟槽MOSFET的导通阻抗，提升了沟槽MOSFET的电气性能。一种基于P型磊晶降低导通电阻的沟槽MOSFET制备方法，包括：在漂移区上方采用磊晶工艺形成体区；在所述体区上层离子注入形成源极区；
在所述体区和所述源极区蚀刻通孔，在所述漂移区上层蚀刻沟槽，所述通孔与所述沟槽连接；在衬底下方沉积漏极，在所述源极区上方沉积源极，在所述沟槽中沉积栅极。
[0006]优选地，所述在漂移区上方采用磊晶工艺形成体区具体为：按预设流速将反应气体充入反应室，将反应室内温度调节至预设温度，将反应室内压强调节至预设压强；反应气体在漂移区表面发生反应，形成体区薄膜；体区薄膜生长至预设值后停止反应。
[0007]优选地，所述体区薄膜生长至预设值后停止反应具体包括：当体区薄膜生长至0.1
‑
2um时，反应气体停止充入反应室。
[0008]优选地，所述将反应室内温度调节至预设温度具体包括：将反应室内温度调节至950
‑
1150
°
C。
[0009]优选地，所述反应气体包括：H2、N2、CH4、O2和SiH4。
[0010]优选地，所述将反应室内压强调节至预设压强具体包括：将反应室内压强调节至101.325KPa。
[0011]优选地，所述体区的厚度为0.1
‑
2um。
[0012]优选地，所述体区的掺杂浓度为1
×
10
14
‑1×
10
17
cm
‑3。
[0013]优选地，在所述在漂移区上方采用磊晶工艺形成体区之前，还包括：在衬底上方外延形成漂移区。
[0014]一种基于P型磊晶降低导通电阻的沟槽MOSFET，包括：衬底、漂移区、体区、源极区、源极、漏极和栅极；所述漏极沉积于所述衬底下方；所述衬底位于所述漂移区下方；所述漂移区位于所述体区下方；所述体区位于所述源极区下方；所述源极沉积于所述源极区上方；所述栅极沉积于沟槽中。
[0015]现有工艺在制作沟槽MOSFET时，现在漂移区蚀刻沟槽，然后再在漂移区离子注入形成体区和源极区，最后沉积电极形成沟槽MOSFET，在离子注入过程中，沟道长度无法有效微缩，并且沟道长度与掺杂浓度在芯片上分布不均匀，导致了导通电阻大大提高，从而降低了沟槽MOSFET的器件性能，为了克服现有技术的缺点，本专利技术采用磊晶工艺代替传统离子注入方法形成体区，因为磊晶工艺可以精准控制体区深度，有效对沟道长度微缩，降低沟道电阻，并有较好的沟道掺杂浓度分布。采用磊晶工艺形成的体区可以有效降低沟槽MOEFST的导通电阻，提升沟槽MOSFET的器件性能。
附图说明
[0016]此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的沟槽MOSFET制备流程方法示意图；图2为本专利技术的沟槽MOSFET制备流程结构示意图；图3为本专利技术的沟槽MOSFET结构示意图图。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0018]需要说明，本专利技术实施例中所有方向性指示（诸如上、下、左、右、前、后
……
）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0019]另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0020]现有工艺在制作沟槽MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于P型磊晶降低导通电阻的沟槽MOSFET制备方法，其特征在于，包括：在漂移区上方采用磊晶工艺形成体区；在所述体区上层离子注入形成源极区；在所述体区和所述源极区蚀刻通孔，在所述漂移区上层蚀刻沟槽，所述通孔与所述沟槽连接；在衬底下方沉积漏极，在所述源极区上方沉积源极，在所述沟槽中沉积栅极。2.根据权利要求1所述的一种基于P型磊晶降低导通电阻的沟槽MOSFET制备方法，其特征在于，所述在漂移区上方采用磊晶工艺形成体区具体为：按预设流速将反应气体充入反应室，将反应室内温度调节至预设温度，将反应室内压强调节至预设压强；反应气体在漂移区表面发生反应，形成体区薄膜；体区薄膜生长至预设值后停止反应。3.根据权利要求2所述的一种基于P型磊晶降低导通电阻的沟槽MOSFET制备方法，其特征在于，所述体区薄膜生长至预设值后停止反应具体包括：当体区薄膜生长至0.1
‑
2um时，反应气体停止充入反应室。4.根据权利要求2所述的一种基于P型磊晶降低导通电阻的沟槽MOSFET制备方法，其特征在于，所述将反应室内温度调节至预设温度具体包括：将反应室内温度调节至950
‑
1150
°
C。5.根据权利要求2所述的一种基于P型磊晶降低导通电阻的沟槽MOSFET制...

【专利技术属性】
技术研发人员：黄伟宗，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：