一种芯片退火均匀性的监控方法技术

本发明专利技术提供一种芯片退火均匀性的监控方法，方法包括：首先，提供多个晶圆，在每一晶圆上形成多个外延发光层，其次，在每一晶圆中对应的每一外延发光层上形成N型接触组件，并对N型接触组件进行退火处理，再次，在每一晶圆中的每一外延发光层上形成P型接触组件，并对P型接触组件进行退火处理，再次，在每一晶圆中的每一外延发光层上形成电极组件，以得到多个芯片结构，最后，对晶圆中每一芯片结构上对应于电极组件的所在区域进行电压检测，并根据检测结果来监控每一晶圆在不同区域的退火均匀性；上述方法能够更加有效地对每个晶圆在整个区域的退火效果进行监控，进而可以有效提高芯片结构的生产良率。结构的生产良率。结构的生产良率。

【技术实现步骤摘要】
一种芯片退火均匀性的监控方法


[0001]本专利技术涉及半导体光电领域，尤其涉及一种芯片退火均匀性的监控方法。

技术介绍

[0002]快速热退火工艺(Rapid Thermal Annealing，RTA)在现代半导体产业有重要的应用，其可以极快的升温并在目标温度短暂持续，以对半导体芯片进行热退火，快速的升温过程和短暂的持续时间能够有效的修复晶格缺陷、激活杂质和扩散金属，从而形成良好的欧姆接触。
[0003]由于快速退火炉内监控温度的手段单一，而且晶圆每个区域的温度设定是定值，当进行快速热退火工艺时，会导致晶圆对快速热退火工艺在不同区域温度的响应不同，加上仅对晶圆部分位置测量电压数据(一般只在每一片晶圆上选取2个边缘位置和1个中心位置进行电压测量)，无法对整个退火炉不同区域的退火效果及晶圆整面退火效果进行有效监控，导致前道工艺批次间退火效果差异过大，经过快速热退火工艺处理后的晶圆出现了只有部分区域可以正常使用的现象，从而影响了生产效率及芯片良率。
[0004]因此，亟需一种芯片退火均匀性的监控方法以解决上述技术问题。

技术实现思路

[0005]本专利技术的目的在于，提供一种芯片退火均匀性的监控方法，用于改善现有芯片退火均匀性的监控方法无法对整面晶圆的退火效果进行有效监控的技术问题。
[0006]为解决上述技术问题，本专利技术提供了一种芯片退火均匀性的监控方法，方法包括：
[0007]S10，提供多个晶圆，在每一晶圆上形成多个外延发光层；
[0008]S20，在每一晶圆中对应的每一外延发光层上形成N型接触组件，并对N型接触组件进行退火处理；
[0009]S30，在每一晶圆中的每一外延发光层上形成P型接触组件，并对P型接触组件进行退火处理；
[0010]S40，在每一晶圆中的每一外延发光层上形成电极组件，以得到多个芯片结构；
[0011]S50，对晶圆中每一芯片结构上对应于电极组件的所在区域进行电压检测，并根据检测结果来监控每一晶圆在不同区域的退火均匀性。
[0012]优选地，S10步骤中，外延发光层包括依次层叠设置的N型半导体层、量子阱有源层以及P型半导体层，N型半导体层具有台阶状结构，且N型半导体层的面积大于量子阱有源层的面积。
[0013]优选地，S20步骤具体包括：
[0014]S201，在每一晶圆中对应的每一N型半导体层的台阶状结构处形成N型接触组件，N型接触组件包括间隔设置的第一欧姆接触层以及第二欧姆接触层；
[0015]S202，分别对第一欧姆接触层以及第二欧姆接触层进行退火处理。
[0016]优选地，S202步骤的退火处理步骤中，退火温度为900℃，退火时间为75s，退火气
氛为N2氛围，退火气氛的气体通入流量为9sccm。
[0017]优选地，S30步骤具体包括：
[0018]S301，在每一晶圆中对应的每一P型半导体层上形成P型接触组件，P型接触组件包括间隔设置的第三欧姆接触层以及第四欧姆接触层；
[0019]S302，分别对第三欧姆接触层以及第四欧姆接触层进行退火处理。
[0020]优选地，S302的退火处理步骤中，退火温度为600℃，退火时间为180s，退火气氛为N2与O2的混合氛围，退火气氛中N2的气体通入流量为5sccm，退火气氛中O2的气体通入流量为1sccm。
[0021]优选地，S40步骤具体包括：
[0022]S401，在第一欧姆接触层上形成第一N型电极，以及在第二欧姆接触层上形成第二N型电极；
[0023]S402，在第三欧姆接触层上形成第一P型电极，以及在第四欧姆接触层上形成第二P型电极。
[0024]优选地，S50步骤具体包括：
[0025]S501，在每一晶圆的每一芯片结构中，将第一P型电极与第二P型电极之间的电压记为V1，并将V1与标准电压值进行比较以监控每一晶圆在不同区域的退火均匀性。
[0026]优选地，S50步骤具体包括：
[0027]S501，在每一晶圆的每一芯片结构中，将第一N型电极与第二N型电极之间的电压记为V2，并将V2与标准电压值进行比较以监控每一晶圆在不同区域的退火均匀性。
[0028]优选地，S50步骤具体包括：
[0029]S501，在每一晶圆的每一芯片结构中，将第一N型电极与第一P型电极之间的电压，以及第二N型电极与第二P型电极之间的电压中的任意一种电压记为V3，并将V3与标准电压值进行比较以监控每一晶圆在不同区域的退火均匀性。
[0030]本专利技术的有益效果是：区别于现有技术的情况，本专利技术提供一种芯片退火均匀性的监控方法，方法包括：首先，提供多个晶圆，在每一晶圆上形成多个外延发光层，其次，在每一晶圆中对应的每一外延发光层上形成N型接触组件，并对N型接触组件进行退火处理，再次，在每一晶圆中的每一外延发光层上形成P型接触组件，并对P型接触组件进行退火处理，再次，在每一晶圆中的每一外延发光层上形成电极组件，以得到多个芯片结构，最后，对晶圆中每一芯片结构上对应于电极组件的所在区域进行电压检测，并根据检测结果来监控每一晶圆在不同区域的退火均匀性；上述方法在多个晶圆中每一芯片结构经过两次退火处理后，通过对多个晶圆中每一个芯片结构上对应于电极组件的所在区域进行电压检测，相比现有的芯片退火均匀性的监控方法仅仅对每个晶圆中的三个点位进行电压检测，本专利技术能够更加有效地对每个晶圆在整个区域的退火效果进行监控，进而可以有效提高芯片结构的生产良率。
附图说明
[0031]图1是本专利技术实施例所提供的芯片退火均匀性的监控方法流程图；
[0032]图2A至图2E是本专利技术实施例所提供的芯片退火均匀性的监控方法的结构示意图；
[0033]图3是本专利技术实施例所提供的芯片退火均匀性的监控方法中多片晶圆的标记示意
图；
[0034]图4是图3中每一晶圆在所有区域的V2电压数据示意图。
具体实施方式
[0035]下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本专利技术保护的范围。
[0036]本专利技术提供一种芯片退火均匀性的监控方法，方法包括但不限于以下实施例以及以下实施例的组合。
[0037]请参阅图1、图2A至图2E，图1是本专利技术实施例所提供的芯片退火均匀性的监控方法流程图；图2A至图2E是本专利技术实施例所提供的芯片退火均匀性的监控方法的结构示意图；其中，芯片退火均匀性的监控方法包括但不限于以下步骤。
[0038]S10，提供多个晶圆100，在每一晶圆100上形成多个外延发光层20。
[0039]具体地，S10步骤还包括：
[0040]首先提供多个晶圆100，晶圆100材质为硅；之后，将多个晶圆100转移至在Veeco 本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片退火均匀性的监控方法，其特征在于，所述方法包括：S10，提供多个晶圆，在每一所述晶圆上形成多个外延发光层；S20，在每一所述晶圆中对应的每一所述外延发光层上形成N型接触组件，并对所述N型接触组件进行退火处理；S30，在每一所述晶圆中的每一所述外延发光层上形成P型接触组件，并对所述P型接触组件进行退火处理；S40，在每一所述晶圆中的每一所述外延发光层上形成电极组件，以得到多个芯片结构；S50，对所述晶圆中每一所述芯片结构上对应于所述电极组件的所在区域进行电压检测，并根据检测结果来监控每一所述晶圆在不同区域的退火均匀性。2.根据权利要求1所述的芯片退火均匀性的监控方法，其特征在于，所述S10步骤中，所述外延发光层包括依次层叠设置的N型半导体层、量子阱有源层以及P型半导体层，所述N型半导体层具有台阶状结构，且所述N型半导体层的面积大于所述量子阱有源层的面积。3.根据权利要求2所述的芯片退火均匀性的监控方法，其特征在于，所述S20步骤具体包括：S201，在每一所述晶圆中对应的每一所述N型半导体层的台阶状结构处形成所述N型接触组件，所述N型接触组件包括间隔设置的第一欧姆接触层以及第二欧姆接触层；S202，分别对所述第一欧姆接触层以及所述第二欧姆接触层进行所述退火处理。4.根据权利要求3所述的芯片退火均匀性的监控方法，其特征在于，所述S202的退火处理步骤中，退火温度为900℃，退火时间为75s，退火气氛为N2氛围，所述退火气氛的气体通入流量为9sccm。5.根据权利要求3所述的芯片退火均匀性的监控方法，其特征在于，所述S30步骤具体包括：S301，在每一所述晶圆中对应的每一所述P型半导体层上形成所述P型接触组件，所述P型接触组件包括间隔设置的第三欧姆接触层以及第...

【专利技术属性】
技术研发人员：汪少伟，罗红波，张爽，郑志强，侯瑞强，
申请(专利权)人：湖北深紫科技有限公司，
类型：发明
国别省市：