堆栈式半导体封装构件的测试方法及测试设备技术

本发明专利技术涉及一种堆栈式半导体封装构件的测试设备，主要包括取放装置、取放装置、上层芯片座及主控制器；其中，当要测试第一封装组件时，主控制器控制取放装置于测试座上加载第一封装组件后，主控制器控制取放装置移载上层芯片座而电性接触测试座上的第一封装组件，以使上层芯片座内的第二封装组件电性连接于第一封装组件并进行测试。据此，本发明专利技术的上层芯片座为独立的零部件，当要进行测试时，取放装置才将上层芯片座移载到测试座上，而使第二封装组件电性连接第一封装组件，由此构成完整的堆栈式芯片架构，以供进行测试。以供进行测试。以供进行测试。

【技术实现步骤摘要】
堆栈式半导体封装构件的测试方法及测试设备


[0001]本专利技术涉及一种堆栈式(Package on Package)半导体封装构件的测试方法及测试设备，尤指一种适用于检测堆栈式半导体封装构件的电性特性或功能的测试设备及其测试方法。

技术介绍

[0002]随着对于电子产品轻薄短小的体积要求、及效能的需求，要如何在有限空间内放入更多电子组件则成了现今半导体封装技术的发展重点。堆栈式半导体封装(Package on Package，POP)技术就是一种发展出来的解决方案，也就是将至少两个封装体(Package)在三维空间(高度)堆栈，而形成三维系统封装(3D system in Package SiP)。据此，堆栈式封装的优势在于，比传统并排排列的封装方式占用更少的印刷电路板(PCB)空间并简化电路板设计，且又可透过内存与逻辑电路的直接联机来改善频率效能表现。
[0003]再者，于半导体封装测试的制程中，一般堆栈式半导体封装构件通常是在堆栈封装前，先将上层芯片与下层芯片分别测试，待两者都通过测试后，再予层迭、打线、封装而完成最终产品。然而，目前下层芯片的测试通常需要搭配上层的内存芯片方可进行功能性测试，故下层芯片的测试方式明显较一般单纯的电子组件测试为繁复。
[0004]在现有技术中，相关测试设备及其测试方法请参阅美国专利US9,519,024B2「堆栈式半导体封装构件的测试设备及其测试方法(Apparatus for testing package
‑
on
‑
package semiconductor device and method for testing the same)」，其揭露了当要进行测试时，升降旋臂将驱使容纳有上层芯片(内存芯片)的芯片置放模块移位至升降取放装置与测试座之间，而升降取放装置再连同芯片置放模块下降去电性接触下层芯片，以进行测试；另外，当测试完毕时，升降取放装置再连同芯片置放模块上升后，升降旋臂将驱使芯片置放模块移位而脱离升降取放装置，并位于该升降取放装置的一侧。
[0005]为了实现堆栈式半导体封装构件的测试，很明显地，上述先前技术特别设置升降旋臂，其除了可升降动作外，还必须旋转动作，如此将造成整体设备的机构复杂且体积庞大，而且整个测试流程也过于繁复，测试效率不佳。

技术实现思路

[0006]本专利技术的主要目的是提供一种堆栈式半导体封装构件的测试方法及测试设备，其能以全自动化的方式检测堆栈式半导体封装构件，可显著地简化设备的组成构件，以提高可靠度并降低成本，又可大幅提升测试效率、以及测试准确率。
[0007]为达成上述目的，本专利技术一种堆栈式半导体封装构件的测试设备，主要包括取放装置、测试座、上层芯片座、以及主控制器；测试座用于容纳第一封装组件，上层芯片座容纳有第二封装组件，主控制器电性连接取放装置、及测试座；其中，当要测试第一封装组件时，主控制器控制取放装置于测试座上加载第一封装组件后，主控制器控制取放装置移载上层芯片座而电性接触测试座上的第一封装组件，以使第二封装组件电性连接于第一封装组件
并进行测试。
[0008]据此，本专利技术的上层芯片座为独立的零部件，当要进行测试时，取放装置才将上层芯片座移载到测试座上，而使第二封装组件电性连接第一封装组件，由此构成完整的堆栈式芯片架构，以供进行测试。因此，本专利技术大幅简化了现有堆栈式芯片测试设备的复杂的机构组件，显著降低了成本，同时也增加了可靠度；而且当有变更待测物规格的需求时，也只要简单地替换上层芯片座或测试座就可以了，相当弹性。
[0009]为达成上述目的，本专利技术的一种堆栈式半导体封装构件的测试方法，其包括以下步骤：首先，主控制器控制取放装置于测试座上加载第一封装组件；接着，主控制器控制取放装置取得上层芯片座，而上层芯片座容纳有第二封装组件；再者，主控制器控制取放装置移载上层芯片座而电性接触测试座上的第一封装组件，以使第二封装组件电性连接于第一封装组件以进行测试。
[0010]据此，本专利技术的测试方法有效地简化了现有堆栈式半导体封装构件的复杂检测步骤，只有在要进行检测时才将上层芯片座移载到测试座上，而当检测完毕后又将上层芯片座移出测试座上，充分实现了检测效率优化。
附图说明
[0011]图1是本专利技术第一实施例的设备架构图。
[0012]图2A至图2G是本专利技术第一实施例的运作流程示意图。
[0013]图3是本专利技术第二实施例的设备示意图。
具体实施方式
[0014]本专利技术堆栈式半导体封装构件的测试方法及测试设备在本实施例中被详细描述之前，要特别注意的是，以下的说明中，类似的组件将以相同的组件符号来表示。再者，本专利技术的附图仅作为示意说明，其未必按比例绘制，且所有细节也未必全部呈现于附图中。
[0015]请同时参阅图1、及图2A，图1是本专利技术第一实施例的设备架构图，图2A是本专利技术第一实施例的运作流程示意图；如图中所示，本实施例主要包括取放装置2、测试座3、移动载体4、上层芯片座5、以及主控制器6。其中，测试座3用于容纳第一封装组件C1，并执行第一封装组件C1的测试；第一封装组件C1也就是待测组件，通常是整合高密度的数字或混合讯号逻辑组件；上层芯片座5容纳有第二封装组件C2，其通常是功能完整、无瑕疵的整合高密度或组合内存，故第二封装组件C2为固定于上层芯片座5内的组件，只有在制程转换时才有可能被替换掉；而且，上层芯片座5的下表面设有复数接触端子51，第二封装组件C2电性连接至该复数接触端子51。
[0016]另外，本实施例的取放装置2为可升降动作的压测头，且取放装置2的下表面设有多个吸嘴21，该等吸嘴21是连通至气体负压源Vs；而取放装置2设置于测试座3正上方，故取放装置2可选择地下降而趋近测试座3或上升远离测试座3。再者，本实施例的移动载体4为可水平滑移的梭车(shuttle)，而移动载体4可选择地移位于取放装置2与测试座3之间或远离取放装置2与测试座3。另外，移动载体4上搭载加载芯片座41、载出芯片座42及该上层芯片座5；其中，加载芯片座41用于承载待测的第一封装组件C1，载出芯片座42用于承载已经完成测试的第一封装组件C1。
[0017]本实施例的主控制器6电性连接于取放装置2、测试座3、及移动载体4，并适于控制该等装置动作；而且，主控制器6可以包括一个或多个微处理器、一个或多个数字信号处理器、一个或多个内存、一个或多个输入/输出单元以及能够执行与这些组件相同功能的一个或更多个逻辑电路，例如工业计算机或自动化控制器。
[0018]请一并参阅图2A至图2G，这些附图是本专利技术第一实施例的运作流程示意图；首先，如图2A所示，主控制器6将控制移动载体4移位至取放装置2与测试座3之间，并使移动载体4上的加载芯片座41定位于取放装置2的正下方；而主控制器6控制取放装置2下降并自移动载体4上的加载芯片座41吸取第一封装组件C1后上升，如图2B所示。接着，主控制器6控制移动载体4远离取放装置2与测试座3，并控制取本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆栈式半导体封装构件的测试设备，其包括：取放装置；测试座，用于容纳第一封装组件；上层芯片座，其容纳有第二封装组件；以及主控制器，电性连接该取放装置、及该测试座；其中，当要测试该第一封装组件时，该主控制器控制该取放装置于该测试座上加载该第一封装组件后，该主控制器控制该取放装置移载该上层芯片座而电性接触该测试座上的该第一封装组件，以使该第二封装组件电性连接于该第一封装组件并进行测试。2.根据权利要求1所述的测试设备，其还包括移动载体，该移动载体用于运载该第一封装组件、及该上层芯片座；该移动载体电性连接于该主控制器，并受控而可选择地移位于该取放装置与该测试座之间或远离该取放装置与该测试座。3.根据权利要求2所述的测试设备，其中，当要测试该第一封装组件时，该主控制器控制该移动载体移位至该取放装置与该测试座之间，该取放装置自该移动载体取得该第一封装组件，该主控制器控制该移动载体远离该取放装置与该测试座，并控制该取放装置将该第一封装组件置入该测试座后；该主控制器控制该移动载体移位至该取放装置与该测试座之间，该取放装置自该移动载体取得该上层芯片座，该主控制器控制该移动载体远离该取放装置与该测试座，并控制该取放装置连同该上层芯片座下降并电性接触于该测试座上的该第一封装组件并进行测试。4.根据权利要求1所述的测试设备，其中，该上层芯片座的下表面设有复数接触端子，该第二封装组件电性连接至该复数接触端子；当要测试该第一封装组件时，该主控制器控制该取放装置连同该上层芯片座移动使该复数接触端子电性接触于该测试座上的该第一封装组件并进行测试。5.根据权利要求1所述的测试设备，其中，该取放装置包括至少一个吸嘴，其设置于该取放装置的下表面并连通至气体负压源。6.一种堆栈式半导体封装构件的测试方法，其包括以下步骤：...

【专利技术属性】
技术研发人员：欧阳勤一，吴信毅，陈建名，吕孟恭，简嘉宏，
申请(专利权)人：致茂电子苏州有限公司，
类型：发明
国别省市：