阵列基板和显示设备制造技术

提供一种阵列基板和显示设备。阵列基板包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路。在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件。在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管。电路的晶体管。电路的晶体管。

【技术实现步骤摘要】
阵列基板和显示设备


[0001]本专利技术涉及显示技术，尤其涉及一种阵列基板和显示设备。

技术介绍

[0002]有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压控制亮度的薄膜晶体管
‑
液晶显示器(TFT
‑
LCD)不同，OLED由需要保持恒定以控制亮度的驱动电流驱动。OLED显示面板包括多个像素单元，该多个像素单元配置有呈多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接到每行一个栅线的栅极端和连接到每列一个数据线的漏极端。当像素单元被选通的行导通时，连接到驱动晶体管的开关晶体管导通，数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到OLED器件。OLED器件被驱动以发出相应亮度的光。

技术实现思路

[0003]在一个方面，本公开提供了一种阵列基板，包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路；其中，在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件；以及在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管。
[0004]可选地，在所述第一区域中，设置有至少一行像素驱动电路的晶体管，且未设置所述多个发光元件；以及在所述第二区域中，设置有至少一行发光元件，且未设置所述多个像素驱动电路的晶体管。
[0005]可选地，在第三区域中，设置有多行发光元件和多行像素驱动电路的晶体管；以及所述第一区域与所述第二区域位于所述第三区域两侧。
[0006]可选地，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；其中，所述多个连接线中的各个连接线在基底上的正投影与其对应的像素驱动电路之外的至少一行像素驱动电路在所述基底上的正投影相交。
[0007]可选地，所述多个连接线的延伸方向之间的夹角在0度至30度之间。
[0008]可选地，所述多个连接线被布置成包括多行和多列的阵列，所述阵列至少部分地设置在所述第一区域中且至少部分地设置在所述第二区域中。
[0009]可选地，连接线的总行数与被配置为发光的子像素的总行数的比在0.9至1.1的范围内，并且连接线的总列数与被配置为发光的子像素的总列数的比在0.9至1.1的范围内。
[0010]可选地，所述多个连接线沿着从所述第一区域到所述第二区域的方向延伸。
[0011]可选地，所述多个连接线中的多个第一连接线将所述第一区域中的所述一部分像素驱动电路分别连接至第三区域中的多个对应的发光元件，所述第三区域位于所述第一区域和所述第二区域之间；以及所述多个连接线中的多个第二连接线将所述第二区域中的所
述一部分发光元件分别连接至所述第三区域中的多个对应的像素驱动电路。
[0012]可选地，所述多个连接线位于第三信号线层中；其中，所述阵列基板还包括：第二平坦化层，其位于所述第三信号线层靠近基底的一侧；第三平坦化层，其位于所述第三信号线层远离所述基底的一侧；以及阳极层，其位于所述第三平坦化层远离所述第三信号线层的一侧；其中，所述多个像素驱动电路位于所述第二平坦化层远离所述第三信号线层的一侧。
[0013]可选地，所述第三区域将所述第一区域和所述第二区域隔开，在所述第三区域中设置有多行发光元件和多行像素驱动电路的晶体管。
[0014]可选地，在所述第三区域中，所述多个发光元件中的单个发光元件的单个发光层在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
[0015]可选地，在所述第三区域中，所述多个发光元件中的单个发光元件的单个阳极在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
[0016]可选地，所述阵列基板还包括至少部分地在所述第三区域中的多个数据线和在所述第二区域中的多个数据引线，所述多个数据引线将所述多个数据线电连接到集成电路；其中，在所述第二区域中的所述一部分发光元件在基底上的正投影与所述多个数据引线在所述基底上的正投影至少部分地重叠。
[0017]可选地，所述阵列基板还包括围绕所述第一区域、所述第二区域和所述第三区域的组合的外围区域；其中，所述外围区域包括位于第一侧的第一外围子区域、位于第二侧的第二外围子区域、位于第三侧的第三外围子区域以及位于第四侧的第四外围子区域；以及所述阵列基板还包括在所述第三外围子区域或所述第四外围子区域中的至少一个上的阵列上栅极电路。
[0018]可选地，所述多个发光元件中的各个发光元件的发光层在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
[0019]可选地，任一对电连接在一起的像素驱动电路和发光层在基底上的正投影不重叠；以及任一对在所述基底上具有重叠的正投影的像素驱动电路与发光元件电分离。
[0020]可选地，所述多个发光元件中的各个发光元件的阳极在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
[0021]可选地，任一对电连接在一起的像素驱动电路和阳极在基底上的正投影不重叠；以及任一对在所述基底上具有重叠的正投影的像素驱动电路与阳极电分离。
[0022]在另一方面，本专利技术提供一种显示设备，其包括本文所述或通过本文所述的方法制造的阵列基板，以及连接到所述阵列基板的一个或多个集成电路。
附图说明
[0023]根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本专利技术的范围。
[0024]图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
[0025]图2是示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构的电路图。
[0026]图3是根据本公开的一些实施例中的阵列基板的平面图。
[0027]图4A示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构。
[0028]图4B示出图4A中所示的阵列基板中的半导体材料层的结构。
[0029]图4C示出图4A所示的阵列基板中的第一导电层的结构。
[0030]图4D示出图4A中所示的阵列基板中的绝缘层的结构。
[0031]图4E示出图4A所示的阵列基板中的第二导电层的结构。
[0032]图4F示出图4A中所示的阵列基板中的第一信号层的结构。
[0033]图4G示出图4A中所示的阵列基板中的第二信号层的结构。
[0034]图4H示出图4A中所示的阵列基板中的第三信号层的结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括多个子像素，其中，所述阵列基板包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路，所述子像素中设置有所述发光元件；其中，在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件；以及在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管；所述多个子像素中的至少一行子像素的像素开口在基底上的正投影，与对应像素驱动电路中各晶体管的栅极在所述基底上的正投影均不交叠；所述对应像素驱动电路被配置为驱动所述子像素中的发光元件发光。2.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括多个连接线，所述多个连接线将所述多个像素驱动电路分别连接至所述多个发光元件的阳极；所述多个连接线的至少部分连接线的长度在0μm至5000μm范围内。3.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；所述发光元件的阳极通过第五过孔与所述连接线连接；所述第五过孔位于所述阳极远离对应像素驱动电路的位置。4.根据权利要求3所述的阵列基板，其中，所述多个连接线中的各个连接线在基底上的正投影与其对应的像素驱动电路之外的至少一行像素驱动电路在所述基底上的正投影存在交叠。5.根据权利要求3所述的阵列基板，其中，所述多个连接线中的各个连接线在基底上的正投影与其对应的发光元件之外的至少一行发光元件在所述基底上的正投影存在交叠。6.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；所述阵列基板的多个子像素呈阵列分布，在至少一列子像素中，相邻两个子像素中发光元件所连接的连接线长度不同。7.根据权利要求6所述的阵列基板，其中，所述阵列基板的多个子像素包括多个第一子像素、多个第二子像素、多个第三子像素和多个第四子像素；在相邻两列中，其中一列子像素包括第一子像素和第三子像素，另一列子像素包括第二子像素和第四子像素，所述第一子像素和所述第三子像素的颜色不同，所述第一子像素中发光元件所连接的连接线的长度小于所述第二子像素中发光元件所连接的连接线的长度。8.根据权利要求7所述的阵列基板，其中，所述第二子像素和所述第四子像素所连接的连接线的长度均与所述第一子像素所连接的连接线的长度不同，且均与所述第三子像素所连接的连接线的长度不同。9.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；所述多个连接线位于所述多个像素驱动电路所在层与所述多个发光元件的阳极所在层之间。10.根据权利要求1至9中任一项所述的阵列基板，其中，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；所述多个连接线沿着从所述第一区域到所述第二区域的方向延伸。11.根据权利要求10所述的阵列基板，其中，所述多个连接线中的各个连接线包括：平
行于列方向的一个或多个第一部分，以及不平行所述列方向的一个或多个第二部分；所述第一部分和所述第二部分交替设置。12.根据权利要求11所述的阵列基板，其中，所述多个连接线中的各个连接线包括：多个所述第一部分和多个所述第二部分，同一个所述连接线中，至少两个所述第一部分的长度相同，至少两个所述第二部分的长度相同。13.根据权利要求12所述的阵列基板，其中，沿行方向排列的每相邻两个所述第一部分之间的间距相等。14.根据权利要求12所述的阵列基板，其中，在各个所述连接线上，所述第二部分在所述连接线上的位置相同。15.根据权利要求12所述的阵列基板，其中，所述连接线的其中一个所述第一部分通过第五过孔与所述发光元件的阳极连接；所述第二部分在基底上的正投影与所述第五过孔在所述基底上的正投影无交叠。16.根据权利要求12所述的阵列基板，其中，在至少一个所述连接线中，其中一个所述第一部分在基底上的正投影位于所述连接线所连接的阳极在所述基底上的正投影范围内。17.根据权利要求1至9中任一项所述的阵列基板，其中，在所述第一区域中，设置有至少一行像素驱动电路的晶体管，且未设置所述多个发光元件；以及在所述第二区域中，设置有至少一行发光元件，且未设置所述多个像素驱动电路的晶体管。18.根据权利要求1至9中...

【专利技术属性】
技术研发人员：于子阳，王梦奇，陈文波，蒋志亮，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：