移位寄存器、栅极驱动电路、显示面板及终端设备制造技术

本公开提供一种移位寄存器、栅极驱动电路、显示面板及终端设备。该移位寄存器包括输入子电路(1)，与信号输入端(STV)、第一时钟信号端(CK1)以及第一节点(N1)连接；第一反相器(2)，其输入端与所述第一节点(N1)连接，其输出端与第二节点(N2)连接，第二节点(N2)与第一信号输出端(Nscan)连接；输出子电路(3)，用于在第一节点(N1)的电位的控制下控制第二时钟信号端(CK2)与第二信号输出端(Pscan)连接，还用于在第二节点(N2)的电位的控制下控制第一电源信号端(VGH)与所述第二信号输出端(Pscan)连接。本公开扩大了移位寄存器的使用范围。本公开扩大了移位寄存器的使用范围。本公开扩大了移位寄存器的使用范围。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路、显示面板及终端设备


[0001]本公开涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路、显示面板及终端设备。

技术介绍

[0002]栅极驱动电路是有源矩阵有机发光二极体(Active Matrix Organic Light
‑
Emitting Diode，AMOLED)显示中一种重要的辅助电路。现有的栅极驱动电路包括多个级联的移位寄存器。然而，该栅极驱动电路还有待改进。

技术实现思路

[0003]本公开的目的在于提供一种移位寄存器、栅极驱动电路、显示面板及终端设备，扩大了移位寄存器的使用范围。
[0004]根据本公开的一个方面，提供一种移位寄存器，包括：
[0005]输入子电路，与信号输入端、第一时钟信号端以及第一节点连接，用于在所述第一时钟信号端的电位的控制下控制所述信号输入端与所述第一节点连接；
[0006]第一反相器，所述第一反相器的输入端与所述第一节点连接，所述第一反相器的输出端与第二节点连接，所述第二节点与第一信号输出端连接；
[0007]输出子电路，与第一电源信号端、第二时钟信号端、所述第一节点、所述第二节点以及第二信号输出端连接，用于在所述第一节点的电位的控制下控制所述第二时钟信号端与所述第二信号输出端连接，还用于在所述第二节点的电位的控制下控制所述第一电源信号端与所述第二信号输出端连接。
[0008]可选地，所述第一反相器包括：
[0009]第一控制晶体管，所述第一控制晶体管的控制极与所述第一节点连接，所述第一控制晶体管的第一极与第二电源信号端连接，所述第一控制晶体管的第二极与所述第二节点连接；
[0010]第二控制晶体管，所述第二控制晶体管的控制极与所述第一节点连接，所述第二控制晶体管的第一极与所述第一电源信号端连接，所述第二控制晶体管的第二极与所述第二节点连接；
[0011]其中，所述第一控制晶体管为N型晶体管，所述第二控制晶体管为P型晶体管，所述第一电源信号端的电位高于所述第二电源信号端的电位。
[0012]可选地，所述移位寄存器还包括：
[0013]第二反相器，所述第二反相器的输入端与所述第二节点连接，所述第二反相器的输出端与第一节点连接。
[0014]可选地，所述第二反相器包括：
[0015]第三控制晶体管，所述第三控制晶体管的控制极与所述第二节点连接，所述第三控制晶体管的第一极与第二电源信号端连接，所述第三控制晶体管的第二极与所述第一节
点连接；
[0016]第四控制晶体管，所述第四控制晶体管的控制极与所述第二节点连接，所述第四控制晶体管的第一极与所述第一电源信号端连接，所述第四控制晶体管的第二极与所述第一节点连接；
[0017]所述第三控制晶体管为N型晶体管，所述第四控制晶体管为P型晶体管，所述第一电源信号端的电位高于所述第二电源信号端的电位。
[0018]可选地，所述移位寄存器还包括：
[0019]存储子电路，与所述第二节点连接，用于存储所述第二节点的电位。
[0020]可选地，所述存储子电路包括：
[0021]第一电容，连接于所述第二节点与所述第一电源信号端之间。
[0022]可选地，所述输入子电路包括：
[0023]输入晶体管，所述输入晶体管的控制极与所述第一时钟信号端连接，所述输入晶体管的第一极与所述信号输入端连接，所述输入晶体管的第二极与所述第一节点连接。
[0024]可选地，所述输出子电路包括：
[0025]第一输出晶体管，所述第一输出晶体管的控制极与所述第一节点连接，所述第一输出晶体管的第一极与所述第二时钟信号端连接，所述第一输出晶体管的第二极与所述第二信号输出端连接；
[0026]第二输出晶体管，所述第二输出晶体管的控制极与所述第二节点连接，所述第二输出晶体管的第一极与所述第一电源信号端连接，所述第二输出晶体管的第二极与所述第二信号输出端连接；
[0027]第二电容，连接于所述第二信号输出端与所述第一节点之间。
[0028]可选地，所述输出子电路还包括：
[0029]常开晶体管，所述常开晶体管的第一极与所述第一节点连接，所述常开晶体管的第二极与所述第一输出晶体管的控制极连接。
[0030]根据本公开的一个方面，提供一种栅极驱动电路，包括所述的移位寄存器。
[0031]根据本公开的一个方面，提供一种显示面板，包括所述的栅极驱动电路。
[0032]根据本公开的一个方面，提供一种终端设备，包括权所述的显示面板。
[0033]本公开的移位寄存器、栅极驱动电路、显示面板及终端设备，通过输入子电路可以控制第一节点的电位，由于第一反相器的输入端与第一节点连接，第一反相器的输出端与第二节点连接，从而使第一反相器可以根据第一节点的电位控制第二节点的电位，由于第二节点与第一信号输出端连接，进而可以控制第一信号输出端的输出信号；同时，输出子电路可以通过第一节点以及第二节点的电位控制第二信号输出端的电位，从而可以控制第二信号输出端的输出信号；综上可知，本公开的移位寄存器通过第一信号输出端和第二信号输出端可以输出两路信号，扩大了移位寄存器的使用范围。
附图说明
[0034]图1是本公开实施方式的移位寄存器的框图。
[0035]图2是本公开实施方式的移位寄存器的电路图。
[0036]图3是本公开实施方式的移位寄存器的工作时序图。
[0037]附图标记说明：STV、信号输入端；CK1、第一时钟信号端；CK2、第二时钟信号端；VGH、第一电源信号端；VGL、第二电源信号端；Nscan、第一信号输出端；Pscan、第二信号输出端；C1、第一电容；C2、第二电容；N1、第一节点；N2、第二节点；T1、输入晶体管；T2、第一控制晶体管；T3、第二控制晶体管；T4、第三控制晶体管；T5、第四控制晶体管；T6、常开晶体管；T7、第二输出晶体管；T8、第一输出晶体管；1、输入子电路；2、第一反相器；3、输出子电路；4、第二反相器；5、存储子电路。
具体实施方式
[0038]这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
[0039]在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入子电路(1)，与信号输入端(STV)、第一时钟信号端(CK1)以及第一节点(N1)连接，用于在所述第一时钟信号端(CK1)的电位的控制下控制所述信号输入端(STV)与所述第一节点(N1)连接；第一反相器(2)，所述第一反相器(2)的输入端与所述第一节点(N1)连接，所述第一反相器(2)的输出端与第二节点(N2)连接，所述第二节点(N2)与第一信号输出端(Nscan)连接；输出子电路(3)，与第一电源信号端(VGH)、第二时钟信号端(CK2)、所述第一节点(N1)、所述第二节点(N2)以及第二信号输出端(Pscan)连接，用于在所述第一节点(N1)的电位的控制下控制所述第二时钟信号端(CK2)与所述第二信号输出端(Pscan)连接，还用于在所述第二节点(N2)的电位的控制下控制所述第一电源信号端(VGH)与所述第二信号输出端(Pscan)连接。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一反相器(2)包括：第一控制晶体管(T2)，所述第一控制晶体管(T2)的控制极与所述第一节点(N1)连接，所述第一控制晶体管(T2)的第一极与第二电源信号端(VGL)连接，所述第一控制晶体管(T2)的第二极与所述第二节点(N2)连接；第二控制晶体管(T3)，所述第二控制晶体管(T3)的控制极与所述第一节点(N1)连接，所述第二控制晶体管(T3)的第一极与所述第一电源信号端(VGH)连接，所述第二控制晶体管(T3)的第二极与所述第二节点(N2)连接；其中，所述第一控制晶体管(T2)为N型晶体管，所述第二控制晶体管(T3)为P型晶体管，所述第一电源信号端(VGH)的电位高于所述第二电源信号端(VGL)的电位。3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：第二反相器(4)，所述第二反相器(4)的输入端与所述第二节点(N2)连接，所述第二反相器(4)的输出端与第一节点(N1)连接。4.根据权利要求3所述的移位寄存器，其特征在于，所述第二反相器(4)包括：第三控制晶体管(T4)，所述第三控制晶体管(T4)的控制极与所述第二节点(N2)连接，所述第三控制晶体管(T4)的第一极与第二电源信号端(VGL)连接，所述第三控制晶体管(T4)的第二极与所述第一节点(N1)连接；第四控制晶体管(T5)，所述第四控制晶体管(T5)的控制极与所...

【专利技术属性】
技术研发人员：郑灿，
申请(专利权)人：北京小米移动软件有限公司，
类型：新型
国别省市：