一种抗单粒子瞬态锁相环制造技术

本发明专利技术公开一种抗单粒子瞬态锁相环，属于半导体集成电路领域，包括鉴频鉴相器、电荷泵、滤波器、压控振荡器和分频器，滤波器与压控振荡器之间设计有单粒子抑制电路。单粒子抑制电路主要包括粗调节支路与细调节支路，粗调节支路的一端接滤波器中电阻和电容，另一端接大尺寸的NMOS管，受单粒子影响小。细调节支路的一端接电荷泵的输出，受单粒子影响大，另一端接小尺寸NMOS管，对压控振荡器整体的控制电压影响小，从而减小了对压控振荡器输入端造成的电压扰动。压扰动。压扰动。

【技术实现步骤摘要】
一种抗单粒子瞬态锁相环


[0001]本专利技术涉及半导体集成电路
，特别涉及一种抗单粒子瞬态锁相环。

技术介绍

[0002][随着IC（集成电路）技术的在空间技术中的广泛应用，航空航天领域对电子电路产品的要求日趋严苛，主要面临着空间辐射效应的挑战。辐射环境中存在的高能粒子撞击CMOS器件会产生电子噪声和信号尖峰，辐射效应主要有TID（TotalIonizingDose，总剂量效应）和SEE（SingleEventEffect，单粒子效应）。作为电子系统的关键部件，在许多应用方向，例如频率合成器和芯片间通信接口，锁相环（Phase
‑
LockedLoop，PLL）电路的使用频率非常高，但是辐射效应对PLL电路有着极其恶劣的影响，可能会导致极为严重的后果，因此锁相环的抗单粒子瞬态能力成为了一项关键技术指标。
[0003]文章“A systems
‑
oriented single event effects test approach for high speed digital phase
‑
locked loops”针对两种不同的锁相环提出面向系统的单事件效应测试方法，自此针对PLL的RHBD技术（radiationhardening
‑
by
‑
design，抗辐照加固）受到了广泛的关注。文章“Analysis of Single Events Effects on Monolithic PLL Frequency Synthesizers”对PLL的SET响应进行了电路级和系统级建模及分析，从理论的角度阐述了SET效应对PLL的作用机理。文章“A RadHard
‑
by
‑
Design Clock Generator“通过减小PLL的环路增益及降低带宽减小SET对PLL的影响。
[0004]为了获得更好的加固效果，目前PLL中的抗SET加固设计侧重于PLL中各模块敏感节点的加固。PLL中的RHBD技术主要集中在压控振荡器、电荷泵、分频器等敏感模块。文章“Modeling and Mitigating Single
‑
Event Transients in Voltage
‑
Controlled Oscillators”通过改进压控振荡器的延迟单元增强了压控振荡器的抗SET能力。针对电荷泵的加固，文章“A Hardened
‑
by
‑
Design Technique for RF Digital Phase
‑
Locked Loops”采用了一种电压型的电荷泵大大减轻了电荷泵的SET响应，文章“A SET
‑
hardened phase
‑
locked loop”通过电流补偿的方式提高敏感结点的电容，改善了PLL受SET影响的恢复时间和相位偏移。

技术实现思路

[0005]本专利技术的目的在于提供一种抗单粒子瞬态锁相环，以解决
技术介绍
中的问题。
[0006]为解决上述技术问题，本专利技术提供了一种抗单粒子瞬态锁相环，包括鉴频鉴相器、电荷泵、滤波器、压控振荡器以及分频器，在所述滤波器和所述压控振荡器之间设有单粒子抑制电路；所述单粒子抑制电路包括大尺寸NMOS管、小尺寸NMOS管、PMOS管；所述滤波器包括电阻、第一电容、第二电容；电阻的第二端、第一电容的上极板和大尺寸NMOS管的栅极相连形成粗调节支路；电荷泵的输出端、第二电容的上极板和小尺寸NMOS管的栅极相连形成细调节支路；
当所述电荷泵的输出端升高需要放电或者电压需要充电，一方面电流通过粗调节支路中的电阻和第一电容传递到大尺寸NMOS管，改变大尺寸NMOS管的漏端电流；另一方面电流通过细调节支路中的第二电容传递到小尺寸NMOS管，改变小尺NMOS管的漏端电流。
[0007]在一种实施方式中，所述大尺寸NMOS管的栅极接在电阻的第二端和第一电容的上极板之间，漏极同时接PMOS管的漏极和小尺寸NMOS管的漏极，源极接地；所述小尺寸NMOS管的栅极同时接第二电容的上极板和电阻的第一端，漏极同时接PMOS管的漏极和大尺寸NMOS管的漏极，源极接地；PMOS管的栅极与自身漏极相连接，并与压控振荡器的输入端相连，源极接电源。
[0008]在一种实施方式中，所述鉴频鉴相器的输入信号分别为输入参考信号和反馈信号，鉴频鉴相器的第一输出信号连接电荷泵中的下拉开关NMOS管，鉴频鉴相器的第二输出信号连接电荷泵中的上拉开关PMOS管；所述压控振荡器的输出端接所述分频器的输入端，所述分频器的输出端产生反馈信号，接所述鉴频鉴相器的输入端。
[0009]在一种实施方式中，当单粒子入射上拉开关PMOS管的漏端或下拉开关NMOS管的漏端，电荷泵输出电流会产生向上或向下的波动，导致电荷泵的输出端电压上升或下降；细调节支路中的电容较小，电荷泵输出电流的波动会在细调节支路处产生大的电压波动，将小尺寸NMOS管的漏端电流变化占PMOS管漏端总电流的比例控制在合适的比例，以降低细调节支路受单粒子影响对整体电流的影响；粗调节支路一端连接的第一电容的容值较大，可以减弱电荷泵输出电流波动造成的粗调节支路上的电压波动。
[0010]在一种实施方式中，所述下拉开关NMOS管的漏极连接电荷泵的输出端，栅极由鉴频鉴相器的第一输出信号控制，源极接电流沉的一端，电流沉的另一端接地；所述上拉开关PMOS管的漏极连接电荷泵的输出端，栅极由鉴频鉴相器的第二输出信号控制，源极接电流源的一端，电流源的另一端接电源。
[0011]在一种实施方式中，所述第一电容的上极板接电阻的第二端，下极板接地；所述第二电容的上极板与小尺寸NMOS管的栅极连接，下极板均接地；所述电阻的第二端接第一电容的上极板，第一端接小尺寸NMOS管的栅极。
[0012]在一种实施方式中，所述第一电容的电容值远大于所述第二电容的电容值，所述第二电容的电容值远大于所述电荷泵的输出端的寄生电容。
[0013]在一种实施方式中，所述电荷泵的输出电流分别通过粗调节支路及细调节支路转换成大尺寸NMOS管和小尺寸NMOS管的控制电压，再分别通过大尺寸NMOS管和小尺寸NMOS管转换为PMOS管的漏端电流，然后通过PMOS管转换为所述压控振荡器的控制电压，最后所述压控振荡器输出锁相环的输出频率。
[0014]在一种实施方式中，所述粗调节支路与细调节支路产生的电压波动分别通过大尺寸NMOS管和小尺寸NMOS管转换为PMOS管的漏端电流的变化；所述大尺寸NMOS管和所述小尺寸NMOS管的尺寸比例不同，细调节支路上的电压波动转换成PMOS管的漏端电流的比例较小，进一步减少PMOS管的漏端电流因单粒子入射产生的瞬态电流波动影响，从而减小所述压控振荡器的输入端电压的变化。
[0015]本专利技术提供的一种抗单粒子瞬态锁相环，具有以下有益技术效果：（1）单粒子抑制电路中粗细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗单粒子瞬态锁相环，其特征在于，包括鉴频鉴相器、电荷泵、滤波器、压控振荡器以及分频器，在所述滤波器和所述压控振荡器之间设有单粒子抑制电路；所述单粒子抑制电路包括大尺寸NMOS管、小尺寸NMOS管、PMOS管；所述滤波器包括电阻、第一电容、第二电容；电阻的第二端、第一电容的上极板和大尺寸NMOS管的栅极相连形成粗调节支路；电荷泵的输出端、第二电容的上极板和小尺寸NMOS管的栅极相连形成细调节支路；当所述电荷泵的输出端升高需要放电或者电压需要充电，一方面电流通过粗调节支路中的电阻和第一电容传递到大尺寸NMOS管，改变大尺寸NMOS管的漏端电流；另一方面电流通过细调节支路中的第二电容传递到小尺寸NMOS管，改变小尺NMOS管的漏端电流。2.如权利要求1所述的抗单粒子瞬态锁相环，其特征在于，所述大尺寸NMOS管的栅极接在电阻的第二端和第一电容的上极板之间，漏极同时接PMOS管的漏极和小尺寸NMOS管的漏极，源极接地；所述小尺寸NMOS管的栅极同时接第二电容的上极板和电阻的第一端，漏极同时接PMOS管的漏极和大尺寸NMOS管的漏极，源极接地；PMOS管的栅极与自身漏极相连接，并与压控振荡器的输入端相连，源极接电源。3.如权利要求2所述的抗单粒子瞬态锁相环，其特征在于，所述鉴频鉴相器的输入信号分别为输入参考信号和反馈信号，鉴频鉴相器的第一输出信号连接电荷泵中的下拉开关NMOS管，鉴频鉴相器的第二输出信号连接电荷泵中的上拉开关PMOS管；所述压控振荡器的输出端接所述分频器的输入端，所述分频器的输出端产生反馈信号，接所述鉴频鉴相器的输入端。4.如权利要求3所述的抗单粒子瞬态锁相环，其特征在于，当单粒子入射上拉开关PMOS管的漏端或下拉开关NMOS管的漏端，电荷泵输出电流会产生向上或向下的波动，导致电荷泵的输出端电压上升或下降；细调节支路中的电容较小，电荷泵输出电流的波动会在细调节支路处产生大的电压波动，将小尺寸NMOS管...

【专利技术属性】
技术研发人员：胡奕凡，殷亚楠，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：