电容元件、其设计方法及包括该电容元件的集成电路装置制造方法及图纸

本发明专利技术涉及一种电容元件、其设计方法以及包括该电容元件的集成电路装置。该电容元件通过多层配线形成，其中，通过改变与集成电路中的多层配线有关的参数来计算多个装置结构的总电容、层内电容和层间电容，从多个装置结构中确定一装置结构，其在装置结构之间的总电容的差别等于或小于预定水平，并且至少其层内电容与总电容的比或层间电容与总电容的比中的任一个满足预定的条件，并且满足预定条件的装置结构的参数被确定为多层配线的参数。

【技术实现步骤摘要】

本专利技术涉及一种电容元件、其设计方法以及包括该电容元件的集成电路装置，更具体地涉及一种由集成电路中的多层配线形成的电容元件、其设计方法以及包括该电容元 件的集成电路装置。
技术介绍
近些年在半导体制造技术中取得了显著进步，大规模地生产了具有0. 1 μ m以下 的最小特征尺寸的半导体。随着装置的小型化，在前代中没有问题的工艺偏差已导致制造 装置的不能期望的性能。在所有的电路特性中，电容元件的电容差异最显著地影响模拟装置的性能。因此， 模拟元件的电容差异(capacitance variation)在性能方面是最本质的因素并因此被严格 地管理。模拟装置的实例之一是电容型的DA(数-模)转换器。电容型的DA转换器包括多个并联连接的电容元件。这样的电容元件优选地应当 在电容元件的数量与获得的特性(例如，电流和电压水平)之间具有完全线性的关系，如图 15所示。然而，实际上，在电容元件之间存在差异，可能由于非线性关系而导致不期望的性 能。因此，通常使用具有较大面积的电容元件以便减小元件与元件的差异。然而，使用具有较大面积的元件会导致整体上增加的芯片面积和增加的功率消 耗。也就是说，芯片面积的增加和期望性能的实现(电容差异减小)处于权衡的关系。图 16中的图表是Peligrom图，其示出了沿水平轴电容元件的面积(1/(面积)"2)和沿垂直轴 的电容差异。当在该图中固定差异的阈值(平行于X轴的虚线)时，元件之间的差异(实线) 越小，面积就越小。这使得可以减小芯片面积和功率消耗。然而，为了有意地抑制元件之间 的差异，至今没有其他的备选方案，除了例如通过增加元件本身的配线宽度来抑制工艺差 异(已知这样做将导致面积增加)夕卜。已知能解决这些问题的现有技术是一种在形成电容元件的配线的宽度W和配线 间的间距S之间具有1 1关系的装置结构(例如，参考日本专利第3851898号和美国专 利第5583359号，在下文中称为专利文献1和2)。在配线宽度W与间距S之间具有1 1 关系的装置结构在下文中将被称为紧密堆积结构(close-packed structure)。该紧密堆积 结构已被选择，这是因为具有该结构的元件能提供最小的面积。
技术实现思路
然而，尽管提供最小的电容元件面积，但是从工艺的角度来看，根据现有实例的紧密堆积结构对差异(制造差异)是很敏感的，因此导致电容元件之间的电容差异。鉴于上述，期望提供一种具有比紧密堆积结构更小的电容差异的电容元件，其设计方法以及包括该电容元件的集成电路装置。为了实现上述目的，本专利技术的实施方式通过下面的设计方法制造了 一种由集成电 路中的多层配线形成的电容元件。也就是说，首先通过一个统计处理通过改变与多层配线 相关的多个装置结构的参数来计算多个装置结构的总电容、层内电容和层间电容。接着， 从多个装置结构中来识别装置结构，其在装置结构之间的总电容的差别等于或小于预定水 平，并且其层内电容与总电容的比率或层间电容与总电容的比率中的至少一个满足预定条 件。最后，满足该预定条件的装置结构的参数作为形成电容元件的多层配线的参数被确定。在配线相关的参数已经通过统计处理改变的多个装置结构中，装置结构之间总电 容的差别等于或小于所述区域中的预定水平，其中，装置结构之间总电容的差别等于或小 于预定水平是指总电容维持稳定只有很小的变化。因此，装置结构被从满足上述条件的多 个装置结构中识别。满足上述条件的装置结构的参数作为形成电容元件的所有多层配线的 参数被确定。这提供了一种具有对工艺差异不敏感的装置结构的电容元件。本专利技术的实施方式提供了一种这样的装置结构，其具有比在形成由集成电路中的 多层配线形成的电容元件的配线宽度与配线间的间距之间具有11关系的装置结构(紧 密堆积结构)更小的电容差异。附图说明图IA和图IB是示出了应用了本专利技术的实施方式的电容元件的结构实例的截面 图；图2是示出了应用了本专利技术的实施方式的电容元件的结构实例的平面图；图3是示出了根据第一实施方式的电容元件的配线结构的截面图，其中示出了配 线宽度W与配线高度T之间的关系；图4是示出了适于通过几何概率找出参数的单位圆的示图；图5是示出了从单位圆通过几何概率找到的每个角度的参数的示图；图6是示出了单位圆的角度与通过使用由角度确定的参数而获得的电容之间的 关系的示图； 图7是一个表格，其中电容被分为总电容、层内电容和层间电容，它们均以相对值 示出；图8是描述了微加载效果(由配线宽度引起的膜厚度差异)的示图；图9是示出了根据第二实施方式的电容元件的配线结构的截面图，其中示出了配 线间的间距S与到顶部或底部的配线的距离D之间的关系；图IOA和图IOB是示出了根据第二实施方式的电容元件的电容、配线宽度和配线 膜厚度之间的关系的示图；图11是示出了电容差异曲线与其微分值之间的关系的示图；图12是示出了电容差异曲线与其曲率之间的关系的示图；图13是示出了电容差异曲线、其曲率半径和中心角之间的关系的示图；图14是包括根据本专利技术的实施方式的电容元件和去耦单元的电路的概念图15是示出了 DA转换器的特性实例(电容元件的数量与输出电压水平之间的关系)的示图；以及图16是示出了芯片面积与电容差异之间的关系的示图。 具体实施例方式下面将结合附图给出用于实施本专利技术的模式(在下文中将描述为实施方式)的详 细描述。应当注意，将以下面的顺序给出描述1.应用本专利技术的实施方式的电容元件2.第一实施方式(使用配线宽度W和配线高度T作为参数的实例)3.第二实施方式(使用配线间的间距S和层间膜厚度D作为参数的实例)4.第三实施方式(第一和第二实施方式中的阈值设置被改变的实例)5.第四实施方式(第三实施实施中的阈值设置范围被改变的实例)6.应用例(包括DA转换器的电路装置的实例)<1.应用了本专利技术的实施方式的电容元件〉首先，将描述应用了本专利技术的实施方式的电容元件。应用专利技术的实施方式的电容 元件由多层配线形成。在集成电路的多层配线结构中，电容垂直地或水平地，或者在一些情 况下，在其间存在电位差的情况下彼此对角地相邻形成在两条配线之间。这背后的理论与 后面要描述的平板电容器的静电电容是一样的。多层配线结构的总层内电容等于由多层配 线形成的电容元件的电容。作为通过多层配线形成的电容元件，已知由梳形电极的组合构成的梳形电容元件 (例如，参见专利文献1和2)。在该梳形电容元件的情况下，当我们将注意力集中在给定部 分的给定电极上时，如图IA所示，如果在每对电极之间存在电位差，关注电极(阴影区域) 与四个电极中的每一个形成电容C，这四个电极一个在顶部、一个在底部、一个在右边并且一个在左边。除了上述以外，在梳形电容元件的情况下，如图IB所示，如果在每对电极之间存 在电位差，关注电极与两个电极形成电容C，一个在右而一个在左。在这种情况下，关注电极 与相对于该关注电极对角布置的四个电极中的每一个形成电容。形成的电容大大小于在关 注电极与位于左右的两个电极中的任一个之间形成的电容。除了梳形电容元件之外，其他类型的电容元件作为由多层配线形成的电容元件被 熟知，其中如图2所示多个并联的电极以直角彼此交叉的方式层叠(例如，参见日本专利公 开第2000-252428号)。在该电容元件的情况下，电容还垂直、本文档来自技高网...

【技术保护点】
一种电容元件，通过多层配线形成，其中，通过改变与集成电路中的所述多层配线有关的参数来计算多个装置结构的总电容、层内电容和层间电容，从所述多个装置结构中识别这样的装置结构：在所述装置结构之间的总电容的差别等于或小于预定水平，并且其所述层内电容与所述总电容的比或其所述层间电容与所述总电容的比中的至少一个满足预定条件，并且满足所述预定条件的装置结构的参数被确定为所述多层配线的参数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：出羽恭子，安茂博章，榎本容幸，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]